《第6章FIR数字滤波器设计(潘松系列)》-精选课件(公开).pptVIP

第6章 FIR数字滤波器设计 6.1 FIR数字滤波器原理 6.2 使用DSP Builder设计FIR数字滤波器 6.3 使用FIR IP Core设计FIR滤波器 6.1 FIR数字滤波器原理 对于一个FIR滤波器系统而言，它的冲激响应总是有限长的，其系统函数可以记为 其中M是FIR滤波器的零点数，即延时节数，为叙述简便，在本章中M被称为FIR滤器的阶数。最基本的FIR滤波器可用下式表示： 图6-1中显示了一个典型的直接I型4阶FIR滤波器，其输出序列y(n)满足下列等式： 在这个FIR滤波器中，总共存在3个延时节，4个乘法单元，一个4输入的加法器。如果采用普通的数字信号处理器(DSP Processor)来实现，只能用串行的方式顺序地执行延时、乘加操作，这不可能在一个DSP(指数字信号处理器)指令周期内完成，必须用多个指令周期来完成。 但是，如果采用FPGA来实现，就可以采用并行结构，在一个时钟周期内得到一个FIR滤波器的输出。 6.2 使用DSP Builder设计FIR数字滤波器 使用DSP Builder可以方便地在图形化环境中设计FIR数字滤波器，而且滤波器系数的计算可以借助Matlab强