- 1、本文档共25页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
VFB 型运算放大器的参数说明
重要静态参数-输入失调电压、失调电流,输入偏置电流, PSRR :
1、开环 0输入时输出≠ 0-输入失调电压、电流的影响,调零弥补。
2、输入偏置电流 I B :是输入级差分对管基极偏置电流的共模分量
=(IB1+IB2/2,决定了运放的直流输入电阻的大小。如果 I B 大则信号源内阻可能影响运放工 作点,同时输入失调电流及温漂也大。
3、电源电压抑制比 PSRR :在线性区输入失调电压 V io 随电源电压的
波动率,一般为 2-20 V/V,所以各级电源须去耦以免增大 V io 。
重要动态参数-单位增益带宽、 电压摆率 (Slew Rate、 开环增益、 输出电压、 电流额定范围:单极点时 小信号 增益带宽积 GBW 处处相等, A udo *fH =A ud *f=fT ;多极点时在 20dB/dec折线段上 A ud *f=A udo *fH ,若 f T 也在该折线段上增益带宽积才=f T , A udo 、 f H 制造一致性 均不太好,但 f T 较可靠。
大信号时 振幅带宽积 =SR /2π保持不变,振幅和对应的功率带宽 (大信号无失真带宽 构成 一对矛盾,保一方则另一方必受限,超限则失真。 U OPP *FBW=SR /2π, U OPP 为振幅的最大 值-对称的输出饱和值 (大小取决于运放型号及电源 ,对应的 FBW 必为最小的 BW p 。 open loop voltage gain-手册只给出直流或低频值 A udo ,一般为 100~140dB =105~107
运算放大器的参数选择
VFB 型运放和 CFB 型运放的区别
如果比较 CFB 型运放和 VFB 型运放,你会发现 VFB 型运放在某些方面可能具有一定优势。 利用电流反馈拓扑可知输入偏置电流并没有系统地匹配,同相输入比反相输入阻抗更大— 通常具有更低的输入偏置电流,反相输入偏置电流通常将比较大,如果偏置电流必须流过 大阻值的电阻的话,这样做可能导致输入电压的偏移。
如果需要非常高精度的输入偏置电压,那么 VFB 型运放通常是较好的选择, 但其输出电 流小带载能力弱; CFB 型运放则带载能力强 。
CFB 型运放的缓冲器配置需要一个反馈电阻,而 VFB 型运放可以采取直接短路连接。最 后,在 CFB 型运放的反馈环路中,电容会引起不稳定,一些常用的电路拓扑不适合于 CFB 型运放,对于大多数这些电路,需要重新设计原理图以满足 CFB 型运放工作的要求。
集成运放的振荡问题
运算放大器是一个高增益的多级放大器,随着频率的上升附加相移会越来越大,可能使 负反馈变成正反馈而满足振荡的相位条件,如果接成深度负反馈 AF1又很容易满足振荡的 幅度条件,从而产生自激振荡。为使放大器能稳定的工作,首先要避免元器件布局布线不 合理带来的正反馈,要尽可能减小分布电容,降低各接地点之间的地线阻抗,然后才考虑 进行内补偿或外加相位补偿网络以消除自激振荡。尤其是在 CFB 型运放等高速器件的应用 中,要仔细考虑的事情之一就是电路板的布局布线设计。表面安装的陶瓷电源旁路电容要 非常靠近该器件,典型距离小于 3mm 。
要尽可能地尝试采用表面贴装器件,这些器件提供最佳的性能并占用最小的电路板空 间。电路板的布线应该保持尽可能地短,并应该调整其长宽以最小化寄生效应。在电源布 线上,最坏的寄生特性是直流电阻和自感,所以电源布线要尽可能地宽。另一方面,输入 和输出连接线常常承载非常小的电流,所以容性寄生效应 U=It/C导致 U 上升缓慢,危害最 大。对于长线传输信号最好采用受控阻抗和两端终接 (匹配电阻 的传输线。
因为无法避免小量的寄生负载, CFB 型运放的反馈电阻为特殊应用提供了放大器性能可调的 灵活性。
下图是 VFB 型运放相位补偿的使用电路示例。
电容的阻抗特性可在系统最敏感的频率上形成陷波滤波器。请参考下图中电容模型 (C1的阻抗特性。
非理想电容模型的阻抗在自谐振频率 f O 处下陷,自谐振时容抗和感抗互相抵消,只留下
阻性分量。 f
O =1/2
π(LC0.5
,当频率大于 f O 时,阻抗改随 f 单调增-感抗 (XL =jωL 。因此, 滤波器中的电容 当工作在接近或高于 f O 时,此种特性会令滤波效果变差。但是,如果选择 旁路电容 将特定的高频分量 f 0旁路接地,则此时电容的自谐振特性就可以派上用场了。 阻 抗的最小值通常取决于其自谐振频率和低引脚电感!故最佳选择是表贴电容。
去耦电容在集成电路电源和地之间有两个作用:一方面是本集成电路的蓄能电容, 可以减少 本级信号通过电源脚耦合出去干扰其他电路; 另一方面旁路掉其他电路耦合过来的噪声。 数 字电路中典型的去耦电容值是 0.1μF 。这个
您可能关注的文档
最近下载
- 《城镇排水管道检测与评估技术规程》.pdf VIP
- 统编版《道德与法治》六年级下册第8课《科技发展 造福人类》精品课件(含视频).pptx
- 2025年党支部书记学习教育专题党课中央八项规定专题党课讲稿(严守中央八项规定精神,争做新时代合格党员;从中央八项规定精神看党员干部的责任与担当).docx VIP
- 3.3 探秘澜沧江—湄公河流域的河流地貌课件高中地理鲁教版(2019)必修一.pptx
- GB50666-2011混凝土结构工程施工规范.doc VIP
- 现代畜牧业发展理论与实践(畜牧业发展历程).ppt VIP
- 座便器检验报告.pdf
- 线上音乐特色作业说民乐-奏民乐设计.docx VIP
- QB∕T 5362-2019 玻璃器皿单位产品能源消耗限额(可复制版).pdf
- TCESA 1177-2021 非结构化数据应用分级要求.pdf VIP
文档评论(0)