单片机控制的1602LCD分组独立秒表课程设计报告.docVIP

单片机控制的1602LCD分组独立秒表课程设计报告.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
宁 波 工 程 学 院 设计与讨论 课程设计报告 课 题 题 目: 用1602LCD显示秒表 学 院 名 称: 电子与信息工程学院 专 业: 学 生 姓 名: 3 学 生 姓 名: 学 生 姓 名: 指 导 教 师: 起讫时间: 2013年1月2日 至 2013年1月11日 目录 技术指标 1.1整体功能要求 1.2系统结构要求 1.3设计条件 整体方案设计 1. 整体方框图及原理 第三章 硬件设计模块 3.1相关元器件的简介 3.2 晶振电路设计 3.3复位电路设计 3.4控制电路设计 3.5 秒表显示电路设计 3.6整体电路图 3.7整机原件清单 第四章 软件设计 第五章 仿真与测试 第六章 设计小结 5.1 设计任务完成情况 5.2 问题及改进 5.3心得体会 参考文献 技术指标 整体功能要求 分组独立计时秒表:设计一个单片机控制的秒表系统,利用单片机的定时器计数器定时和计数的原理,结合显示电路、LCD液晶显示器以及按键来设计计数器。用K1键控制秒表1计时的启动与暂停,用K2键控制秒表1的复位。用K3键控制秒表2的启动与暂停,用K4键控制秒表2的复位,每按一次按键蜂鸣器都会发出警报声。并且秒表1,2互不影响各自计时,同时在1602LCD上显示。 系统结构要求:系统结构如图2-1所示 单片机 单片机 显示电路 键盘电路 外围电路 电源电路 图2-1 用1602LCD设计的秒表系统框图 设计条件 软件要求:uVision,protuse仿真软件 电源条件:5V。 整体方案设计 图2-1原理框图 注:图2-1原理框图中K1键为秒表1的启动与暂停控制键,K3键为秒表1的复位键,K2为秒表2的启动与暂停控制键,K4为秒表2的复位键。 本系统中,硬件电路主要有电源电路,晶振电路,复位电路,显示电路以及一些按键电路等,本系统采用AT89C51单片机为中心器件,利用定时器计数器定时和记数的原理,结合硬件电路如电源电路,晶振电路,复位电路,显示电路,蜂鸣器电路以及一些按键电路等来设计计数器,将软、硬件有机地结合起来。硬件系统采用PROTEUS功能来实现,简单且易于观察,在仿真中就可以观察到实际的工作状态。 第三章 硬件设计模块 3.1.1 AT89C51性能 AT89C51是美国ATMEL公司生产的低电压,高性能CMOS8位单片机,片内含有4KB的可反复擦写的只读程序存储器和128字节的随机存储器。该器件采用ATMEL高密度非易失存储器制造技术制造,与工业标准的MCS-51指令集和输出管脚相兼容,由于将多功能8位CPU和闪烁存储器组合在单个芯片中,ATMEL的AT89C51是一种高效微控制器,它为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。 AT89C51功能性能:与MCS-51成品指令系统完全兼容;4KB可编程闪速存储器;寿命:1000次写/擦循环;数据保留时间:10年;全静态工作:0-24MHz;三级程序存储器锁定;128*8B内部RAM;32个可编程I/O口线;2个16位定时/计数器;5个中断源;可编程串行UART通道;片内震荡器和掉电模式。 3.1.2 AT89C51各引脚功能 T89C51提供以下标准功能:4KB的Flash闪速存储器,128B内部RAM,32个I/O口线,两个16位定时/计数器,一个5向量两级中断结构,一个全双工串行通信口,片内震荡器及时钟电路,同时,AT89C51可降至0Hz静态逻辑操作,并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作,但允许RAM,定时/计数器,串行通信口及中断系统继续工作,掉电方式保存RAM中的内容,但震荡器停止工作并禁止其他所有工作直到下一个硬件复位。AT89C51采用PDIP封装形式,引脚配置如图3所示。 图3 AT89C51的引脚图 AT89C51芯片的各引脚功能为: P0口:这组引脚共有8条,P0.0为最低位。这8个引脚有两种不同的功能,分别适用于不同的情况,第一种情况是89C51不带外存储器,P0口可以为通用I/O口使用,P0.0-P0.7用于传送CPU的输入/输出数据,这时输出数据可以得到锁存,不需要外接专用锁存器,输入数据可以得到缓冲,

文档评论(0)

22255990 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档