TTL电路的改进系列.pptVIP

* * 改进系列TTL集成电路主要使为了提高工作速度，降低功耗。 采用有源泄放电路、抗饱和三极管、降低电阻值 在TTL与非门电路中，除与非门外，还有与门、或门、非门、或非门、与或非门、异或门等集成电路。它们的特性与TTL与非门基本相似，不再作分析。 基本TTL与非门的扇入端是有限的，在实际应用中当需要的输入端数超过器件的扇入系数时，可以采样带与扩展端的与非器件并接。 多射极三极管本身具有与逻辑关系，可以将多射极管作为与扩展器。 VCC 5V R1 F R2 R3 R4 T2 T3 T4 D4 T1 A B EXP VCC R1 F 5V R2 R3 R4 T2 T3 T4 D4 T1 A B EXP A B F EXP A1 B1 F1 EXP A2 B2 F2 分析图示电路，实现何种逻辑。 1 1 0 1 1 0 0 0 F B A 列真值表，写出逻辑表达式。 有1为0，全0为1，是或非逻辑。 三极管C、E并联实现或非逻辑。 F D4 R3 T4 VCC 5V R2 R4 T3 T2 R1 T1 A1 B1 T2 R1 T1 A3 B3 T2 R1 T1 A2 B2 TTL与非门：VOH=3.6V,VOL=0.3V。在有些场合需要高电压、大电流、而且输出端可以并联。TTL基本门电路显然不能满足要求。 分立元件门电路输出端能够实现输出端并联。 当A或B是高电平时：F为低电平。 只有A与B都是低电平时：F才为高电平。 非之与＝或之非，两个逻辑门输出端相连，可以实现输出相与的功能。称为线与。 TTL与非门输出端能不能实现并联？ 0 1 1 0 0 1 0 1 0 1 0 0 F B A F VCC B VCL VCC A VCL F1 F2 VOH VOL TTL与非门采用推拉输出级。两管轮流导通，而且不论处于开态，还是关态，都呈现低阻抗。 例如：两个TTL与非门输出端并联，其中 F1 = VOH , F2 = VOL。F1电路T4管截止，处于关态，输出阻抗为100Ω。F2电路，T4管饱和，处于开态，输出阻抗为10~20Ω 。此时有很大负载电流通过两个门电路输出端。 负载电流经 VCC→R4→T3→D4→T4′→地。这个电流有 3 ~ 40 m A , 结果会使T3,T4’三极管损坏。因此输出端不能并联。 在接口电路中，经常要用到输出端可以并联的逻辑电路实现线与逻辑。那么如何实现门电路输出并联？OC门可以实现输出端并联。 VCC T4 T3 D4 T4 VCC T3 D4 OC门是在TTL与非门的基础上去掉 R4,T3,D4 把T4管集电极开路 。使用时外接电源及上拉电阻。 OC门能不能完成与非功能？ 当A,B中有一个“0”时：T2,T4截止，VO=1。 当A,B全为“1”时：T2,T4饱和，VO=0。 只要R和电源V选择合适，就能保证对输出高、低电平的要求。同时使T4管的负载电流又不过大。 OC门逻辑符号。 OC门输出端可以并联，实现线与功能。 R2 R3 R1 T1 A B VCC T2 R4 T3 D4 T4 V R A B F ? VCC R F A B ? C D ? T1 T2 T3 T4 D4 VCC(5V) F 1 1 A B EN D P TTL门输出有两种状态： 逻辑0 逻辑1 这两种状态都是低阻输出。 三态门输出有三种状态： 逻辑0 逻辑1 高阻状态 相当于输出悬空 三态门结构： 三态门是在普通门的基础上增加控制电路和控制端组成。 当EN=0时： P=0,T1深饱和，T2、T4止 D导通。 即：当EN=0时，T3、D4、T2、T4均截止，输出悬空呈高阻状态。 当EN=1时： P=1,D截止,电路正常实现与非逻辑功能。