电子电路CAD五研究报告.pptVIP

2）逻辑模拟 确定分析类型和指定模拟时间，设置逻辑模拟分析参数，启动逻辑分析过程 确定分析类型和模拟时间 设置逻辑模拟分析参数(options) AtoD，DtoA的模型级别 Gate-level simulation typical A、B激励源的情况 A：周期300ns，脉宽150ns B：周期100ns，脉宽50ns 选择分析类型为瞬态分析 分析时间1000ns，即可进行3次比较功能检验 3）逻辑模拟结果分析 结果显示，分析逻辑模拟功能关系，确定延迟参数等 AB，F1=“1” A=B，F2=“1” AB，F3=“1” P174例子6.19 移位寄存器的模拟 总线的放置 菜单Place--Bus Place BUS 总线的命名规则 总线名称[m..n] 例如： Q[3..0], Q[0..3],A[3:0],A[0:3] 总线名称的放置： Place net alias 总线引入线的绘制 Place BUS Entry Bus Entry 的名称放置也用place net alias，可点击右键使其旋转 不规则信号的表示方法 CLR的低电平时间为1us 方法1：可用波形文件，如下 CLR 0ns 0 1us 1 SOURCESTM库中的激励源 CLR的低电平时间为1us 方法2：使用digstim1激励源 DigStim 在选中元器件的时候选择Edit