电子设计竞赛培训数字电路教学讲义.pptVIP

5.EDA设计 2、编码器 设计一个 8 输入优先级编码器，y0 级别最低，y7 级别最高；输出为3位编码。 3、译码器 译码器是编码器的逆过程。如 3-8 译码器： 译码输出低有效 4、加法器 带进位的 4位加法器符号如下： 方法1：用for – loop语句实现 方法2：直接使用加法“+”函数： 加法器仿真结果： 5、多路选择器 前面用 if 语句、case 语句、条 件赋值语句、选择赋值语句分别描 述过 4 选 1 选择器。 6、三态门及总线缓冲器 VHDL语言通过指定大写的 Z 值表示高阻状态 a : std_logic; a_bus : std_logic_vector(7 downto 0); 指定高阻状态如下： a = ‘Z’ ; a_bus = “ZZZZZZZZ” ; 1）三态门电路描述 三态门仿真结果： 2）单向总线缓冲器 3）双向总线缓冲器 二、常用时序电路设计 1、触发器（Flip_Flop） 1）D触发器 异步置位/复位D触发器 同步复位D触发器 比较：异步置位的锁存器（Latch） 2、寄存器 8位