2.1编码器、译码器.pptVIP

任务一仿真测试编码器的逻辑功能 二、二进制普通编码器 电路的特点：任何时刻只允许输入端有一个信号输入，否则得不到正确的编码输出。即任何时刻只能对一个输入信号进行编码，而这些输入变量为一组互相排斥的变量。 有如下约定：在这里，用000，001，010，…，111表示I0，I1，I2，…I7 ， 输入信号为1，表示有编码请求，请求是互斥的。 我们来设计这个二进制编码根据上述要求和约定，器。 以上就是我们根据3位二进制普通编码器的功能要求设计出的编码器，由于它的输入为I0～I7八个信号，输出为Y0，Y1，Y2三个信号，所以把它叫做8线-3线编码器。 2、对上述编码器的使用： 假如我们要对I6这个信号进行二进制编码，那么只要在这个8线-3线编码器的I6端输入接高电平，其它输入端接低电平，此时输出端Y2 ，Y1 ，Y0高低电平信号值就表示了对I6进行编码的二进制代码。 此处的I0，I1，…，I7代表了一个事件的八种状态。 三、二－十进制编码器 2、 3位二进制优先编码器的原理和设计 输入和输出同3位二进制普通编码器。 有如下约定：在这里，仍然用000，001，…，111表示I0，I1，…，I7，优先级别是：I7I6I5I4I3I2I1I0。 输出 为扩展端， 当输入端有低电平信号输入，且S=1时， 为低电平。因此， 的低电平表示：电路工作，而且有编码输入（EWB符号中为GS）。 例：74LS148的级联 试用两片74LS148扩展成16线-4线编码器， 将 16个低电平输入信号编为0000~1111，16个4位二进制代码，其中 优先级最高， 最低。 解：按照优先级顺序的要求，只有 均无输入信号时，才允许对 的输入信号编码，因此只要把第一片“无编码信号输入” 作为第二片的选通信号 就行了。 译码器 5、译码器的应用 （2）译码器的扩展 三、显示译码器 能直接驱动数字显示器或能同显示器配合使用的译码器称为显示译码器。常用的显示译码器能驱动七段数码管，即七段字符显示器。 2．七段显示译码器 七段显示译码器是驱动上述七段显示器的专用译码器，它可以把输入的二-十进制代码转换成七段显示器所需的输入信息，以使七段显示器显示正确的数码。 原理：如果在七段数码管上显示数字4，则需f,g,b,c为1，其它为0。十进制数字4对应的二进制代码为0100，即对译码器而言，当输入ABCD=0100时，译码输出应该是b c f g有效。 （2）写出各输出函数表达式： 看出什么奥妙了吗？！ Y0：三变量的最小项m0 Y1：三变量的最小项m1 … Y7：三变量的最小项m7 以后有什么简单的逻辑函数，都化成最小项之和，然后用译码器来构成该逻辑函数的电路图。 （3）画出逻辑电路图： 3、综上所述 1）同理,四位二进制译码器为4线—16线译码器。 2）二进制译码器就是n线—2n线译码器， 即，n变量全部最小项的译码器。 4、三位二进制译码器 三位二进制译码器即3线—8线译码器，常用3线—8线译码器有74LS138。 逻辑符号（输出0有效）： A0~A2为输入端，译码状态下， 其二进制编码0~7依次对应8个输出， 它能将三位二进制数的每个代码分别译成低电平。 74LS138 Y 7 Y 6 Y 5 Y 4 Y 3 Y 2 Y 1 Y 0 S 2 S 3 S 1 A2 A1 A0 S1、S2、S3是三个选通控制端，当控制端 时，译码器处于工作状态； 译码器禁止时，所有输出端都输出无效电平（高电平）。 74LS138 内部电路 （1）实现逻辑函数 由于译码器的每个输出端分别与一个最小项相对应，因此辅以适当的门电路，便可实现任何组合逻辑函数。 例1： 试用译码器和门电路实现逻辑函数： Y0好像三变量的最小项m0 Y1就是三变量的最小项m1 … Y7就是三变量的最小项m7 3--8译码器输出： 解： ① 将逻辑函数转换成最小项表达式，再转换成与非—与非形式。 =m3+m5+m6+m7 = ② 该函数有三个变量，所以选用3线—8线译码器74LS138。 用一片74LS138加一个与非门就可实现逻辑函数Y，逻辑图如图1所示。 G 1 G 2A G 2B 74LS138(2) 0 A 1 A 2 A 1 G 2A G 2B G 74LS138(1) A 1 A 2 A 0 +5v 2 A A 0 1 A 3 A _ 0 1 6 2 Y Y Y Y 4 Y 5 Y Y 3 Y 7 9 14 10 Y Y Y Y