逻辑电路功能描述方式.pptVIP

在时钟作用下输入数据进行排序程序设计 module sort4(clk,ra,rb,rc,rd,a,b,c,d); output[3:0]ra,rb,rc,rd; input[3:0]a,b,c,d; input clk; reg[3:0]ra,rb,rc,rd; reg[3:0]va,vb,vc,vd; always @(posedge clk) begin {va,vb,vc,vd}={a,b,c,d} sort2(va,vc);//依次调用任务 sort2(vb,vd); sort2(va,vb); sort2(vc,vd); sort2(vb,vc); {ra,rb,rc,rd}={va,vb,vc,vd}; end task sort2;//定义任务 inout[3:0] x,y; reg[3:0] tmp; if(xy) begin tmp=x; x=y; y=tmp; end endtask endmodule 仿真结果 每当时钟上升沿到来，就有数据输入，调用任务排序，输出排序后结果。这个电路就变为时序电路。 使用任务时，需注意 任务的定义与调用须在一个module模块内。 定义任务时，没有端口名列表，但需要紧接着进行输入输出端口和数据类型的说明