第14章触发器和时序逻辑电路2015.pptVIP

第14章 触发器和时序逻辑电路 第14章 触发器和时序逻辑电路 14.1 双稳态触发器 14.1 双稳态触发器 14.1.1 R－S 触发器 14.1.2 JK触发器 14.1.3 D触发器 14.1.3 D触发器 练习 某计数器的状态表如图，该计数器是（ ）进制计数器。 思考 如何构成一个九进制计数器？ 0 1 R S C F从 Q Q Q SD RD 1 C F主 J K C C 0 1 0 (3)J=1，K=0 设触发器原态为“0”态 翻转为“1”态 1 0 0 1 1 0 1 0 1 0 0 1 0 1 设触发器原态为“1”态 为“？”态 “1”态 R S C F从 Q Q Q SD RD 1 C F主 J K C C 0 1 0 (4)J=0，K=0 设触发器原态为“0”态 保持原态 0 0 0 1 0 0 0 1 保持原态 保持原态 设触发器原态为“1”态 为“？”态 “1”态 R S C F从 Q Q Q SD RD 1 C F主 J K C C 0 1 0 结论： CP高电平时F主状态由J、K决定，F从状态不变。 CP下降沿( )触发器翻转（ F从状态与F主状态一致）。 3. JK触发器的逻辑功能 Qn 1 0 0 1 1 1