计算机组成原理章8.pptVIP

* 8.2 程序查询方式 一直需要CPU参与 1、设备编址 通常将I/O设备码视为地址码，对I/O地址码的编址可采用两种方式：统一编址或单独编址。 统一编址就是将I/O地址看作是存储器地址的一部分（如64K地址的存储空间中，划出8K地址作为I/O的地址，凡是在这8K地址范围内的访问，就是对I/O的访问），所用的指令与访存指令相似。 单独编址是指I/O地址和存储器地址是分开的，所有对I/O的访问必须有专用的I/O指令。 * P 270、11 图中二维中断系统。 (1)若CPU现执行E的中断服务程序，IM2，IM1，IM0的状态是什么? (2)CPU执行设备H的中断服务程序，IM2，IM1，IM0的状态是什么? (3)如果设备B一提出请求,CPU立即进行响应，应如何调整才能满足要求？ (1)执行设备E的中断服务程序时IM2 IM1 IM0 = 0 1 1 (2)执行设备H的中断服务程序时IM2 IM1 IM0 = 0 0 1 (3)要使设备B的中断请求及时得到响应，可将设备B从第2级取出来，单独放在第3级上，使第3级的优先级最高，即令IM3=0即可。 * 【例】某计算机的外部设备具有三级中断功能，中断响应次序基本上由硬件排队电路决定，但可利用各个外部设备控制器中的中断屏蔽控制位来封锁本设备的中断请求信号。设所有中断处理程序的执行时间相同，均为T，在5T时间内共发生5次中断请求信号。如图示。 （1）请图示各个中断处理程序占用的时间段及中断程序完成的次序。 （2）软件进行干预，当执行中断处理程序③时，屏蔽二级中断。请图示各个中断处理程序占用的时间段及中断程序完成的次序。 * * （2）软件进行干预，当执行中断处理程序③时，屏蔽二级中断。请图示各个中断处理程序占用的时间段及中断程序完成的次序。 由于进行了软件干预，当执行③的中断服务时，不能被②打断。所以中断处理程序占用的时间段及中断程序完成的次序如图。 * 【例】一个8级中断响应从高到低的优先顺序是：1-2-3-4-5-6-7-8，设置中断屏蔽寄存器后，中断响应的优先顺序是：1-3-5-7-2-4-6-8，如果CPU在执行一个应用程序时有5、6、7、8级4个中断同时到达，CPU在按优先顺序处理到第3个中断请求的过程中又有一个3中断请求到达CPU，试画出CPU响应这些中断的顺序示意图。 * P269、8 设某机有5级中断：L0—L4,优先次序为L0最高,L1次之,L4最低。现要求将中断程序的处理次序改为L1-L3-L0-L4-L2，试问： （1）下表中各级中断处理程序的各中断级屏蔽值如何设置（每级对应一位，该位为“0”表示允许中断，该位为“1”表示中断屏蔽）？ （2）若这5级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图。 中断处理程序 中断处理级屏蔽位 L0级 L1级 L2级 L3级 L4级 L0中断处理程序 L1中断处理程序 L2中断处理程序 L3中断处理程序 L4中断处理程序 1 0 1 0 1 1 1 1 1 1 0 0 1 0 0 1 0 1 1 1 0 0 1 0 1 * 5级中断L0—L4,优先次序为L0最高,L1次之,L4最低。现要求将中断程序的处理次序改为L1-L3-L0-L4-L2，若这5级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图。 * 【例】某计算机的中断系统有4个中断源，每个中断源对应一个屏蔽码，该位为“0”表示允许中断，该位为“1”表示中断屏蔽。中断响应的优先次序为1→2→3→4，中断的处理次序和中断的响应次序是一致的。 （1）各级中断处理程序的各中断级屏蔽值如何设置，完成CPU的运动轨迹。 （2）在不改变中断响应次序的条件下，通过改写屏蔽码可以改变中断处理次序，要使中断处理次序改为1→4→3→2，则各级中断处理程序的各中断级屏蔽值如何设置，完成此时CPU的运动轨迹。 * 解：（1）中断响应的优先次序为1→2→3→4 * （2）在不改变中断响应次序的条件下，通过改写屏蔽码可以改变中断处理次序，要使中断处理次序改为1→4→3→2。 * 中断响应的优先次序为1→2→3→4，在不改变中断响应次序的条件下，通过改写屏蔽码可以改变中断处理次序，要使中断处理次序改为1→4→3→2。 * 1．简述计算机系统中，CPU对外围设备的管理方式。 在计算机系统中