第9章--设计实例.ppt

第9章 设计实例 第9章 设计实例 9.1 数字定时器 9.2 数控直流稳流电源 9.3 滑移脉冲信号发生器 9.1 数字定时器 9.1.1 功能要求 9.1.2 整体方案调研 9.1.3 整体方案论证 9.1.4 硬件电路设计 9.1.5 程序设计 9.1.1 功能要求 9.1.1 功能要求 我们以一个具有一定实用价值而功能又比较简单的数字定时器做系统设计入门的实例。该定时器有如下技术要求： （1）定时时间的设置范围为1~99分，开机上电后的隐含值为10分。 （2）使用0.5英寸红色LED数码管显示时间。 功能要求 （3）定时时间可以用按键或其它方式输入。 （4）定时器控制一个~220V1A的用电设备，上电时不允许用电设备瞬间通电。 （5）定时时间设定后，启动计时，用电设备通电，同时显示器逐分倒计时。其间，分个位数码管的小数点每秒闪亮一次。 功能要求 （6）计时到0分时，切断用电设备电源。 （7）计时误差：100分误差±10s。 （8）由用电设备提供+12V电源。 （9）低价位。 9.1.2 整体方案调研 不论是设计练习或是一个实际的工程项目，在明确其性能要求的基础上，首先要做的应该是调研相关情况，了解与该项目相关的成果，以便吸收前人的成功经验，开阔自己的思路。在网络高度发达的今天，利用网络查询无疑是最便捷、最全面的方法。 “中文科技期刊数据库（VIP）”、“中国期刊全文数据库”是电子系统设计者最常光顾的数据库。利用“数字定时器”词条，在VIP上“模糊”搜索，共查到三篇相关文章：《一种基于CPLD的多功能数字定时器》、《RFC中分频器/数字定时器的设计》、《用AT89C2051单片机组成的数字定时器》。 整体方案调研 头二篇均以CPLD为核心器件构成数字定时器。第一篇为多功能电路能基本满足课题要求，但缺强电接口。第二篇为射频控制应用，与课题要求不符。第三篇最贴合课题要求，但还有进一步优化的必要，如减少按健数、去除LED驱动等。 9.1.3 整体方案论证 根据设计题目的功能要求，采用自顶向下的拼凑法可以构成如图9.1.1所示的方框图。 整体方案论证 整体方案论证 [方案一] 以SSI和MSI数字逻辑集成芯片为核心，其电路的组成如图9.1.2所示。 石英晶体振荡器（如fosc=32768Hz）经分频后取得1Hz的秒时钟信号，一方面去控制分个位LED小数点闪烁，一方面送60分频器，产生分时钟信号。“启停控制电路”在按下启动键后，分时钟信号可送往分个位的可预置十进制减法计数。与此同时使分个位小点数闪烁，通过驱动电路，继电器使用电设备通电。 该计数器的预置数由输入装置（如BCD码拨盘开关——参见图2.1.6）加载分十位和分个位计数器，在分时钟脉冲的作用下，逐分减计时。当前时间经译码驱动电路，驱动静态LED显示。计数为00分时，输出译码器经驱动电路、继电器使用设备断电。同时输出停止信号，停止秒闪烁、分计时。 整体方案论证 整体方案论证 [方案二] 图9.1.2电路中的虚线内部分完全可以由CPLD或FPGA来实现。这也是参考文献中采用的一个方法。 这个方案的优点是电路大为简化，系统可靠性高。最大的问题是CPLD或FPGA的成本高，做为这种低端产品，其价格难以接受。 整体方案论证 [方案三] 以MCU为核心来构架整个电路。时钟产生，秒信号、分信号形成均可利用MCU片内资源解决。分减法计时利用程序完成。LED的译码也可以由软件完成。至于按键的设置，则可以更加灵活，并将键数减至最少。 这一方案的最大优点是充分发挥了MCU软件的功能，并使电路简化到可以和CPLD或FPGA相媲美。 整体方案论证 电子系统设计的一个重要原则是：“安软勿硬”。即能用软件解决的同一问题，则不用硬件。这主要是因为软件的寿命不受限制，而且软件的编制如果完美无暇的话，其可靠性也是硬件无法比拟的。何况又能降低硬件开消。这一方案符合这一原则。 MCU的品种繁多，适合这种低端应用的芯片也不少，其价位已低到MSI的水平，所以应该是最低价位的方案。 很明显，方案三是合适的。 9.1.4 硬件电路设计 1．MCU的选择 2．资源分配 3．程序流程图 4 ．容错设计 5．软件的简单抗干扰措施 6．计时精度 7．程序清单 硬件电路设计 9.1.4 硬件电路设计 1．MCU的选择 为降低价位和节省使用MCU的端口数，LED宜采用共阴极动态驱动方式，它共需八根段位口线，两根阴极驱动口线，即LED需要十根MCU I/O口线。 按键可以减少到只要两个：功能切换和预置时间加一键。功能键完成二个任务：移动预置时间的个位和分位；启动计时。它需要二根I/O口线，而且最好接在外接中断输入端，以便按键可以用中断或查询两种办法处理。 驱动执行器件通断负载需要一根口根。