基于FGA的低频数字相位测量仪.ppt

15.4.4 系统的硬件验证 1．单元电路的调试 FPGA/CPLD数据采集电路的调试：使用MAX+plus Ⅱ 10.0、计算机、GW48-CK EDA实验开发系统等软件和设备，对FPGA/CPLD测控电路进行VHDL程序的调试、有关仿真以及编程下载，硬件测试等。 单片机数据处理控制程序的调试：使用伟福6000(WAVE 6000 for windows)、计算机、伟福E6000L单片机仿真器及POD—8X5XP仿真头等软件和设备，对单片机数据处理控制程序进行调试。 2．系统的联合调试 在各个单元电路调试好后即可进行系统联调，各联调设备的连接请参考相关内容。 3．系统的硬件验证 系统联合调试成功后，可将单片机程序通过编程器固化到单片机中并插入EDA实验开发系统中的单片机插座上，将VHDL设计经过综合适配后的网表对CPLD/FPGA进行编程下载，输入相关的信号，并进行有关性能指标的测试，直到满足系统的设计要求为止。 15.5 设计技巧分析 (1) 在系统的总体设计方面，考虑到FPGA/CPLD具有集成度高，I/O资源丰富，稳定可靠，可现场在线编程等优点，而单片机具有很好的人机