串行口数据传输的仿真和硬件实现.pdfVIP

串行口数据传输的 仿真及硬件实现 学院 ：信息和通信工程学院 专业 ：通信工程 班级 ：2008211110 姓名 ：潘东阳、王澎涛 序号： 12 一、 总体方案框图 电路总体分为 7 个模块： 时钟电路模块、 字符发生器模 块、串 / 并转换模块、字符检测电路模块、控制电路模块、 锁存显示模块和显示电路模块。 各模块间的输入输出数据流 如图所示。 二、 各部分电路的数字逻辑设计过程和结果 1． 时钟电路模块： 实验室所提供的晶振的时钟频率为 1MHz，若直接使用 人眼将无法正常观测出实验结果。所以需要设计分频模块， 将 1MHz 的时钟频率通过分频器降低到约