FPGA的数字频率计设计报告.pdfVIP

电子技术综合试验实验报告 班级：测控一班 学号： 2907101002 姓名：李大帅 指导老师：李颖 基于 FPGA 的数字频率计设计报告 一、 系统整体设计 设计要求 : 1、被测输入信号：方波 2、测试频率范围为： 10Hz～ 100MHz 3、量程分为三档：第一档：闸门时间为 1S 时，最大读数为 999.999KHz 第二档：闸门时间为 0.1S 时，最大读数为 9999.99KHz 第三档：闸门时间为 0.01S 时，最大读数为 99999.9KHz。 4、显示工作方式： a、用六位 BCD七段数码管显示读数。 b 、采用记忆显示方法 c 、实现对高位无