微机接口技术dma控制器.pptVIP

第9章 微机接口技术（4） DMA传送特点 在存储器和外设或外设和外设之间建立直接传输通路，无需CPU的累加器中转。 适合高速大批量数据传送的地方 硬件复杂、成本较高 典型芯片 Intel 8237/8257 Z-80DMA MC68B44 DMA传送过程 DMA传送过程分为四个阶段 申请阶段 DMA控制器收到DMA传送请求后，向CPU发出总线请求信号，申请占用总线 响应阶段 CPU在每一个总线周期结束后检测是否有总线请求信号，如果有且总线锁定信号LOCK无效时，将三总线“浮空”，并回送总线应答信号，表示已让出总线 DMA传送过程 DMA传送过程分为四个阶段 数据传送阶段 DMA控制器收到总线应答信号后，回发DMA请求应答信号。DMAC占用总线，向存储器和外设发出读/写控制信号，完成数据传送操作 传送结束阶段 在规定字节传送完后，DMAC通知外设，外设收到此信号后，使DMA请求信号变为无效，进而导致总线请求信号变为无效，DMAC释放总线，CPU重新占用总线。DMA传送结束 DMA操作类型 数据传送（DMA读操作、DMA写操作） 把一个数据块从源传送到目的。传送可在存储器和外设间或存储器内进行 数据校验 是一种伪传送操作。除了不发存储器或I/O设备的读/写控制信号外，与DMA读操作或写操作类似 数据检索 与数据校验类似，不进行数据传送，只在指定的内存区内查找特定字节或字符串，如果找到了，就停止检索 DMA操作方式 单字节方式 连续方式（块传送方式） 请求方式 单字节方式 每传完一个字节，DMAC的总线请求信号变为无效，交出总线控制权，等待下一次DMA传送请求。由于每次只占用一个总线周期，也称为总线周期窃取方式。 连续方式 一旦DMA传送开始，一直要把整个数据块传送完毕才释放总线。传送过程中，屏蔽别的DMA操作。 请求方式 与连续方式类似 收到DMA请求后，DMAC申请总线传送一个字节，在S4状态查询DMA请求信号是否有效；若有效，继续传送；若无效，8237保存中间值，此时可让更高优先级的DMA通道进行传输；当字节计数为0或EOP信号变为有效时，DMA传送过程结束。 DMA控制器 8237A DMA控制器 具有4个独立DMA通道，每个通道均有64KB寻址与计数能力 具有级联功能 具有存储器到存储器的传送功能 DMA请求可由硬件或软件产生 能完成3种类型操作 DMA读操作 存储器→I/O外设 8237A DMA控制器特点（续） DMA写操作 存储器←I/O外设 DMA校验操作 响应DMA请求，发出DACK信号 两种工作状态 主动态 占用三总线，成为系统的主控设备。对存储器或I/O设备进行读写控制 被动态 作为挂在总线上的I/O设备，由CPU对其进行控制 8237A引脚图 A0~A3:作为从设备的地址信号，片内有16个端口地址。作为主设备时为存储器20位地址的低4位。 A4~A7为20位地址低8位的高4位 DB0~DB7为20位地址的高8位。DMA可提供16为地址。 8237A的外部特性 DREQ 0~3(In) 接收外设提出的DMA请求信号。有效电平的高低由编程确定。DREQ 0的优先级最高 DACK 0~3(Out) 向外设发DMA应答信号。有效电平的高低由编程确定 HRQ(Out) 向CPU发出的总线请求信号。高有效 HLDA(In) 接收CPU发出的总线应答信号。高有效 8237A的外部特性（续） IOR/IOW(In/Out) 主态时，作输出，对I/O外设进行读写 从态时，作输入，CPU对8237写命令、参数和读状态 MEMR/MEMW(Out) 主态时，对存储器进行读写 CS(Out) 片选信号 8237A的外部特性（续） A 0~3(In/Out) 主态时，作输出，作访存的低4位 从态时，作输入，占用16个I/O端口地址 A 4~7(Out) 主态时，作访存低8位中的高4位 DB 0~7(In/Out) 主态时，地址、数据分时共用 从态时，只作数据线 ADSTB(Out) 地址选通信号。（锁存高8位地址到地址锁存器） 8237A的外部特性（续） AEN(Out) 地址允许。作高8位地址锁存器的输出允许。同时禁止其他设备使用系统总线 READY(In) 准备就绪信号。由外设或存储器发出。无效时，DMAC将在DMA周期中插入等待周期 EOP(In/Out) 字节计数为0后，输出负脉冲，表示传送结束 外部送入负脉冲，强迫DMAC中止传送过程 8237A内部结构 ● 占用16个I/