基于某VHDL语言的数字电子钟课程设计.docVIP

标准 文案 基于VHDL语言的简易电子钟设计 [摘要] VHDL是广泛应用的硬件描述语言，可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进行描述的CPLD结构，成为设计专用集成电路和其他集成电路的主流。通过应用VHDL对数字时钟的设计，达到对VHDL的理解，同时对CPLD器件加深了解。该系统在开发软件Quartus Ⅱ环境中设计完成，本文给出了设计该数字时钟系统的流程和方法，最后通过CPLD实现预定功能。 关键词：电子钟；硬件描述语言；VHDL；Quartus Ⅱ；CPLD 目录 TOC \o 1-3 \h \z \u 引言 1 第一章 设计任务及功能要求 1 1.1设计课题内容 1 1.2功能要求说明 1 第二章 系统设计方案 2 2.1电子钟工作原理 2 2.2总体方案设计 2 第三章 电子钟顶层设计 2 3.1顶层设计分析 2 3.2 顶层电路图 3 第四章 各功能模块的设计 4 4.1正常计时模块 4 4.1.1分频模块设计 4 4.1.2 60进制计数器设计 5 4.1.3 24进制计数器设计 5 4.2整点报时模块 6 4.2.1整点报时设计思路及原理图 6 4.2.2整点报时仿真波形 7 4.3分时校对模