数字电子技术7.3 时序逻辑电路的设计.pptVIP

7.3 时序逻辑电路的设计方法 7.3.1 设计原则及其步骤 时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。 时序电路的设计过程 （3）状态分配，又称状态编码。即把一组适当的二进制代码分配给简化状态图（表）中各个状态。 （1）根据设计要求，设定状态，导出对应状态图或状态表。 （2）状态化简。消去多余的状态，得简化状态图（表）。 （4）选择触发器的类型。 （5）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计电路的输出方程和驱动方程。 （6）根据输出方程和驱动方程画出逻辑图。 （7）检查电路能否自启动。 说明： ① 实际设计电路时，因设计要求不同，不一定要完全按照上述步骤。 ②异步时序电路没有统一的时钟信号，因此在设计时，还要为每个触发器选定合适的时钟信号。 7.3.2 设计实例 例1 试用JK触发器设计一个同步七进制计数器。 需要三个触发器。 Q2Q1Q0 001 000 010 011 110 100 101 解：（1）逻辑抽象，画出状态转换图。 （2）列出状态转换真值表 ? ? ? 1 1 1 0 0 0 1 1 0 1 1 0 1 0 1 1