数字逻辑电路测试与设计第十六讲（4课时）数字钟设计（四）.ppt

【例4-2-8】8位2选1数字选择器的设计-4 LIBRARY ieee; USE ieee.std_logic_1164.all; entity mux23 is port ( d0: in std_logic_vector(7 downto 0); d1: in std_logic_vector(7 downto 0); s: in std_logic; 　 y: out std_logic_vector(7 downto 0)); end mux23; architecture dataflow of mux23 is begin WITH s SELECT y = d0 WHEN 0, 　　d1 WHEN others; end dataflow; 四、数字钟的设计与制作 P4M2 用VHDL语言设计功能模块 变量赋值语句 变量赋值语句用于给变量赋值，变量赋值语句的格式为： 目标信号:= 表达式; 　　变量赋值语句是顺序执行语句，只在顺序区域(进程或子程序)内使用。 　　变量赋值后变量立即获得新值。 四、数字钟的设计与制作 P4M2 用VHDL语言设计功能模块 IF语句 　　IF语句用于顺序区域内程序的选择与控制，IF语句包括3种结构：简单IF语句、双路选择IF语句、多路选择IF语句