数字电路基本第3章 组合逻辑电路.ppt

组合逻辑电路的竞争与冒险 毛刺仅发生在输入信号变化的瞬间，因此在这段时间内先将门封锁，待电路进入稳态后，再加选通脉冲使输出门电路开门。这样可以抑制尖峰脉冲的输出。该方法简单易行，但选通信号的作用时间和极性等一定要合适。 2、引入选通脉冲法 利用选通脉冲克服冒险 选通脉冲 1 A B C L D 1 1 1 A L D 选通脉冲 B=C=1 组合逻辑电路的竞争与冒险 3、修改逻辑设计法－－增加冗余项 只要在其卡诺图上两卡诺圈相切处加一个卡诺圈，即增加了一个冗余项，就可消除逻辑冒险。 A BC 0 1 00 01 11 10 Y 1 1 1 1 当所处理的数据的速度和竞争－冒险脉冲的时间 可比拟时，必须考虑竞争－冒险现象 译码器 变量译码器实现组合逻辑函数 编码器 显示译码器 数据选择器和数据分配器 比较器 中规模集成电路构成组合逻辑电路的分析与设计 译码器 1.变量译码器 在数字电路设计中，通常还用到另一种译码器，称为变量译码器。变量译码器是将输入的二进制码“翻译”成与之对应的输出端为有效高（或低）电平。变量译码器是一种将较少的输入变为较多输出的组合逻辑器件。使用较多的有2n译码器和8421BCD译码器两类。 任务要求： 按测试程序要求完成所有测试内容，并撰写测试报告 多路开关控制电路仿真测试 【技能训练】多路开关控制电路仿真