vhdl与数字集成电路设计vhdl14.pptxVIP

VHDL与数字集成电路设计第一章 VHDL对电路设计的基本描述1.1 程序的结构 library、entity、port1.2 设计的表达 architecture、signal1.3 结构表达与运算表达 1.4 数字系统的进程表达 process进程语句的格式进程名称：process（敏感量表） … 变量设置 begin … 顺序运算语句（软件程序）； … end process；1.4 数字系统的进程表达 process 进程的结构特点1.4 数字系统的进程表达 process 进程运算的特点 将若干运算语句的汇总为一条并行语句，方便于程序设计理解和仿真控制管理，适合对系统进行行为描述； 内部运算使用软件程序表达，不含硬件细节，可以实现复杂系统的仿真，但与综合通常没有直接对应关系；可用于表达与硬件完全无关的抽象运算，适合描述虚拟测试环境及软硬件协同过程。1.4 数字系统的进程表达 process 进程运算的特点：敏感信号设置 敏感信号用于控制进程的仿真执行； 利用敏感表可以对进程进行局部变量参与的仿真调试，提高仿真效率； 当敏感表中信号少于进程中使用的信号时，仿真结果与实际电路表现会有所不同；通常要求两者一致。 敏感信号设置对电路综合不产生影响。1.4 数字系统的进程表达 process 进程运算的特点：敏感信号设置process (a,b,c) begin d = a and b; f = c or d;end process ; process (a,b,c,d) begin d = a and b; f = c or d;end process ; 1.4 数字系统的进程表达 process 进程运算的特点：敏感信号设置1.4 数字系统的进程表达 process 进程中的数据对象和运算关系信号signal: 硬件连接概念，不能在进程中定义；负责界面信息交流；变量variable： 表达软件数据，不能在进程外存在；负责运算细节。1.4 数字系统的进程表达 process 进程的仿真运算特点1.4 数字系统的进程表达 process 并行赋值与顺序赋值1.4 数字系统的进程表达 process 进程内的信号特点 进程语句内信号状态保持不变（硬件特点），但信号存储值可以随时变动（软件特点）； 进程内可以使用信号状态，但不能使用信号存储值； 进程内允许同一信号出现在同一赋值号两边、允许对信号赋常数值； 进程内允许对同一信号进行多次赋值，但只有最后一次赋值才有意义；1.4 数字系统的进程表达 process 进程内的变量特点 进程语句内变量以存储值表现； 变量值可以在进程中使用，也可以通过变量赋值语句改变； 变量表达软件数据，不一定具有硬件意义； 进程内的变量值不可能存在于进程之外，当进程结束时（end)，变量值必定消失； 对于需要与信号对应的变量值，一定要在进程结束前赋值给信号值。1.4 数字系统的进程表达 process 进程中的顺序赋值:变量赋值 process(a) --a=0001 variable c: signed(3 downto 0); begin c:=signed(a); x=c; --x=0001 c:=c+1;y=c; --y=0010 c:=c+1;z=c; --z=0011 c:=c+1;x=c; --x=0100 end process; end beh;1.4 数字系统的进程表达 process 进程中的顺序赋值：信号赋值--signal c=0000process(a) begin --a=0001c=signed(a); x=c; c=c+1;y=c;c=c+1;z=c;c=c+1;x=c;end process; 1.4 数字系统的进程表达 process 进程的综合 进程本身是一条并行语句，代表一个硬件模块，通过信号赋值为特定外部信号提供驱动； 进程内部语句全为软件语句，不具备硬件细节，不具有综合约束意义； 进程的综合通过进出进程的信号表现的输入输出关系体现。1.4 数字系统的进程表达 process 进程内的变量特点 进程中的变量除了可以用于表达信号运算值外，还可以用于表达文件处理中的抽象概念，用于虚拟测试环境的描述或表达软硬件协同设计的概念； 例如，在采用textio资源库进行设计时，可以将变量设置为数据行line，这种表达可以非常方便地将硬件信号与软件数据进行交互传递:1.4 数字系统的进程表达 process 进程对抽象数据的使用在资源库中对软件文件进行设置：内含若干数据行file excite: text is