电路第9章　时序逻辑电路及其应用.pptVIP

9.2　集成计数器及其应用 9.2.1　同步二进制计数器图9?10所示是一个同步3位二进制减法计数器，它由3个JK触发器接成T形触发器组成。 图9-10　同步3位二进制减法计数器电路图 9.2　集成计数器及其应用 1)写出时钟方程和驱动方程。2)求出状态方程。3)进行状态计算。 表9-2　3位二进制同步减法计数器状态表 9.2　集成计数器及其应用 图9-11　3位二进制同步减法计数器状态图 4)结论。9.2.2　同步十进制计数器 9.2　集成计数器及其应用 图9?12所示是一个同步十进制加法计数器的逻辑图。 图9-12　同步十进制加法计数器 9.2　集成计数器及其应用 表9-3　十进制同步计数器的状态表 9.2　集成计数器及其应用 表9-3　十进制同步计数器的状态表 图9-13　十进制同步计数器状态图 9.2.3　集成计数器及其应用 9.2　集成计数器及其应用 集成计数器具有功能完善、通用性强、功耗低、工作速度高且功能可以扩展等许多优点，因而得到了广泛应用。目前，由TTL和CMOS电路构成的中规模集成计数器有许多品种，下面以74LS161和74LS192为例介绍集成计数器的功能及应用。1.集成计数器74LS161　74LS161是同步4位二进制计数器，具有计数、保持、预置、清零功能，其逻辑符号如图9-14b所示。 图9-14　74LS161的逻辑符号a)逻辑图　b)逻辑符号 9.2　集成计数器及其应用 表9-4　74LS161的功能表 1)异步清零。2)同步预置数。3)保持。4)计数。2.用74LS161构成任意进制的计数器　74LS161不但能实现模16的计数功能，还可以构成任意进制的计数器。 9.2　集成计数器及其应用 (1)预置数端复位法：图9-15a为一个用74LS161构成的十进制计数器。 图9-15　用预置数法构成的十进制计数器a)逻辑符号　b)计数状态图 (2)异步清零复位法：图9-16a是一个采用异步清零复位法构成的十进制计数器。 9.2　集成计数器及其应用 图9-16　用异步清零复位法构成的十进制计数器a)逻辑符号　b)计数状态图 3.集成计数器74LS192　74LS192是一个同步十进制可逆计数器，其逻辑符号如图9-17所示。 9.2　集成计数器及其应用 图9-17　74LS192的逻辑符号 9.2　集成计数器及其应用 (1)预置并行数据：当预置并行数据控制端为低电平时，不管CP状态如何，可将预置数D0D1D2D3置入计数器(为异步置数)；当为高电平时，禁止预置数。(2)可逆计数：当计数时钟脉冲CP加至CPU端、CPD为高电平时，在CP上升沿作用下进行加计数；当计数时钟脉冲CP加至CPD端，且CPU为高电平时，在CP上升沿作用下进行减计数。(3)具有清零端CR(高电平有效)、进位端和借位输出端：进行加法计数时，在CPU端第9个输入脉冲上升沿作用后，计数状态为1001，当其下降沿到来时，进位输出端产生一个负的进位脉冲，第10个脉冲上升沿作用后，计数器复位，重新开始计数；计数器作十进制减法计数时，设初始状态为1001。 9.2　集成计数器及其应用 表9-5　74LS192的功能表 4.用74LS192构成任意进制的计数器　74LS192也可构成任意进制的计数器，图9-18a所示是用预置数法接成的五进制减法计数器。 9.2　集成计数器及其应用 图9-18　74LS192用预置数法接成的五进制减法计数器a)逻辑符号　b)计数状态图 9.2　集成计数器及其应用 图9-19　用两个74LS192构成100进制计数器 9.2　集成计数器及其应用 例4　用计数器和译码器实现可逆循环彩灯控制。解　可逆循环彩灯控制器的电路如图9-20所示。G1和G2两个与非门构成基本RS触发器。计数器74LS193对CP脉冲计数，计数结果送入74LS154译码器，译码输出低电平，使该输出端上的发光二极管点亮。 图9-20　可逆循环彩灯控制器 9.3　脉冲信号发生器 9.3.1　脉冲信号1.脉冲　凡是按照非正弦规律变化的带突变特点的电压或电流信号都可以称之为脉冲。 图9-21　常见的几种脉冲波形a)矩形波　b)三角波　c)锯齿波　d)阶梯波 2.矩形脉冲的基本指标 9.3　脉冲信号发生器 (1)矩形脉冲：在数字电路中，基本工作信号是二进制的数字信号或两种状态的逻辑信号，二进制数字信号只有0、1两个数字符号，状态逻辑信号只有0、1两种取值，都具有二值性特点，用波形图表示就是矩形脉冲，如图9-22所示。 图9-22　矩形脉冲及描述矩形脉冲特性的指标 9.3　脉冲信号发生器 (2)矩形脉冲的特性参数：在图9-22所示波形图中，已经标出了经常用来定量描述矩形脉冲特性的几个指标。1)脉冲周期T。2)脉冲幅度U