数电填空选择.docVIP

1.（56）10 = 1110002 = 3816 2.（48.5）10 =1001000 3.（8C）16 = 100011002 4. (1110.0111)2 =16.348 E.716 5.（10010）2 =1810 NN 6.（19）10=100112 7.（F6.A）16 =246.625101012。 9.（32.5）10 =10000010.（35）10 = 1000112 11.（38. 5）10 =100110.12 12.( 1F6)16 =50210 13（1001.0101）2=9.516 14（3D.BE）16=111101 15.（10100）2 =2010 16. 用8位二进制补码表示下列十进制数 = 1 \* GB3 ①+28=2 = 2 \* GB3 ②-28=2 1. 的最小项之和的形式为：Y∑m (2,4,5,6) 2. 对于与非门电路，若将电路多余的输入引脚接高电平，电路的逻辑关系不受影响。 3.逻辑表达式Z = A’BC + AC+ B’C的最小项之和的形式是：Z∑m (1,3,5,7)。 4. 如图所示逻辑图，逻辑表达式F= B’ 。 5.Z = AB+AC的最小项表达式Z∑m (5,6,7)。 6.Z = AB+AC+BC的最小项表达式Z∑m (3,5,6,7)。 7.若只有输入变量A、B取值不同时，输出F=1，则其输入与输出的关系是 B 。 A．F=A⊙B B． C．F=A+B D．F= 8.若只有输入变量A、B取值相同时，输出F=1，则其输入与输出的关系是 A 。 A．F=A⊙B B． C．F=A+B D．F= 9.的最小项表达式F∑m (3,4,5,6,7)。 10.逻辑表达式+CD+BD的最小项之和的形式是Y∑m (3,5,7,12,13)。 11.如图所示逻辑图，逻辑表达式F= B’ 12.. 逻辑图和输入A，B的波形如图所示，分析F为“0”的时刻应是 C 。 t1 t2 C. t3 13. 三变量所有最小项之和是1 1. 躁声容限是指在保证输出高低电平,基本不变的条件下，输入允许的高低电平波动范围。 2. 对于与非门电路，若将电路多余的输入引脚接高电平，电路的逻辑关系不受影响。 3. 写出如图所示各电路在以下两种情况下的输出信号逻辑表达式 1） 电路器件均为CMOS电路 Y1= Y3=A 2）. 电路器件均为TTL门电路Y1=0 Y3=A 4.对于TTL门电路，输入端通过电阻接地，当R680Ω时，输入端相当逻辑低电平； 当R4.7KΩ时输入端相当逻辑高电平；输入端悬空时，输入端相当于逻辑高电平。 5. TTL三态输出“与非”门电路的输出状态有：高电平，低电平 ，高阻态 6.图示CMOS门电路Y1 输出高电平, Y2输出低电平。 7．图示TTL门电路Y3输出低 电平, Y4 输出低电平。 8. 图示各门电路都是74HC系列的CMOS电路，Y1输出高电平;Y2输出低电平。 9. 三态门的输出有高电平、低电平 、高阻态状态。 10.TTL三态输出“与非”门电路的输出比TTL“与非”门电路多一个状态是（ C ） A. 高电平 B. 低电平 C. 高阻 D. 以上各项都不是 11. 对于与非门电路，若将电路多余的输入引脚接高电平，电路的逻辑关系不受影响。 12..写出图1所示电路的输出逻辑逻辑函数式 F=ABC’ F=A⊙B 13.“与非”门的一个多余输入端接高电平，将不影响门电路的逻辑功能。“或”门的一个多余输入端接 低电平，将不影响门电路的逻辑功能。 14.使用CMOS门时，多余的输入端不能悬空 15.数字电路中三极管一般工作于截止区和饱和区，而放大区只是一种过度状态 17.集电极开路输出的门电路叫做OC门 。 18.TTL门电路基本开关元件是双极性三极管 19.能实现线与逻辑的电路是OC门和OD门 1. 组合逻辑电路中，任意时刻的的输出仅仅取决于当时的输入与原来的状态 无关。 2. 在下列逻辑电路中，不是组合逻辑电路的是 D 。 A.译码器 B.编码器 C.全加器 D.寄存器 3. 逻辑状态表如