VHDL实现多路彩灯控制器.docxVIP

本文介绍应用美国 ALTERA 公司的 MAX+Plus II 平台，使用 VHDL 本文介绍应用美国 ALTERA 公司的 MAX+Plus II 平台，使用 VHDL 硬件描述语言实现的 二、多路彩灯控制器的 VHDL 的实现 本控制电路采用 VHDL 语言设计。运用自顶而下的设计思想，按功能逐层分割实现层 的四种变化模式、利用 VHDL 语言实现该功能程序如下: LIBRARY IEEE; USE IEEE.std_logic_1164.ALL; USE IEEE.std_loglc_ARITH.ALL; USE IEEE.std_logic_UNSIGNED.ALL; ENTITY CaiDeng IS port(CLK:IN std_logic; VHDL 实现多路彩灯控制器 多路彩灯控制器。 一、多路彩灯控制器设计原理 设计一个彩灯控制程序器。可以实现四种花型循环变化，有复位开关。整个系统共有 三个输入信号 CLK，RST，SelMode，八个输出信号控制八个彩灯。时钟信号 CLK 脉冲由 系统的晶振产生。各种不同花样彩灯的变换由 SelMode 控制.硬件电路的设计要求在彩灯 这四种花样可以进行切换，四种花样分别为: 彩灯从左到右逐次闪亮。然后从右到左逐次熄灭。 彩灯两边同时亮两个，然后逐次向中间点亮。 彩灯从左到右两个两个点亮，然后从右到左两个两个逐次点亮。 彩灯中间两个点亮。然后同时向两边散开。 次化设计。根据多路彩灯控制器的设计原理，将整个控制器分为四个部分，分别对应彩灯 的前端加74373锁存器。用来对彩 灯进行锁存控制。此彩灯控制系统设定有四种花样变化， RST:in std_logic; SelMode:in std_logic_vector(1 downto 0);--彩灯花样控制 Light:out std_logic_vector(7 downto 0)); END CaiDeng; ARCHITECTURE control OF CaiDeng IS SIGNAL clk1ms:std_logic:=0; SIGNAL cnt1:std_logic_vector(3 downto 0):=0000; SIGNAL ent2:std_logic_vector(1 downto 0):=00; SIGNAL cnt3:std_logic_vector(3 downto 0):=0000; SIGNAL cnt4:std_logic_vector(1 downto 0):=00; BEGIN P1:PR0CESS(clk1ms) BEGIN if(clk1msEVENT AND clk1ms=1)then if selmode=00 then --第一种彩灯花样的程序 if cnt1=1111 then cnt1=0000; else cnt1= cnt1+1; end if; case cnt1 is when 0000=light when 0001=light when 0010=light when 0011=light when 0100=light when 0101=light when 0110=light when 0111=light when 1000=light when 1001=light when 1010=light when 1011=light when 1100=light when 1101=light when 1110=light when others=light end case; elsif selmode=01 then -- 第二种彩灯花样的程序 if cnt2=11 then cnt2=00; else cnt2= cnt2+1; end if; case cnt2 is when 00=light when 01=light when 10=light when 11=light when others=light end ease; elsif selmode=10 then --第三种彩灯花样的程序 if cnt3=1111 then cnt3=0000; else cnt3=cnt3+1; end if; case cnt