数字逻辑设计及运用 Solution8.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Chapter 8 solution 解: 用置数法,计到1110时,置数函数取1,置0100. 置数函数由下k-map可得,也可直接观察计数状态的二进制得到。 QDQC QBQA 00 00 01 11 10 01 11 10 LD d d d d d 0 0 0 0 0 0 0 0 0 0 1 LD=QD·QC·QB LD_L=(QD·QC·QB)’ 129个状态需要2片‘163。 若用置数法,需为LD_L寻找一个置数控制输入:在所有输出中寻找一个信号,其整个计数周期(共129个clk)中只有一个clk是低电平,其他连续128个clk内都是高电平。使用这个信号作为LD_L置数控制输入。 RCO LD_L 128 clk 1clk 若采用’163的RCO输出作为置数控制输入,则计满1111 1111后置数: 256-129=127=28-1=0111 1111。计数顺序为0111 1111,1000 0000,……,1111 1111. 但LD_L是低电平有效,需要额外的反相器,因此RCO输出不符合要求。 观察8-bit 计数器的所有计数状态,最高位Q7前128个周期为低电平,后128个周期为高电平,故利用Q7 输出可直接作为LD_L的控制输入。 计数顺序:1000 0000,1000 0001,……,1111 1111,0000 0000,计满0000 0000后置数:1000 0000. Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 思考:可否用M1*M2的方式实现呢? 8.55 用2个SSI/MSI器件设计一个8位自启动环形计数器,计数器状态为 1111 1110, 1111,1101,……,0111 1111。 未用态太多,采用置数法。置数函数参p530,图8-47. 用一个8-bit 移位寄存器(如74x164)和多输入的与非门(74LS30)。 (图 略) 用两个4-bit移位寄存器(如74x194)和辅助门。 (图 略) 思考:若需要产生只含有一个1的序列,反馈函数为何? 8.58 只有4个触发器和8个门电路,设计4-bit扭计数器,并对计数状态译码。 反馈函数为F=Q3’。 D0接F=Q3’。 译码逻辑可通过k-map或直接观察计数状态的二进制可得。 QDQC QBQA 00 00 01 11 10 01 11 10 Y14 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

文档评论(0)

today-is-pqsczlx + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档