数字逻辑设计及运用10-1 memory.pptVIP

Chapter 9  Memory What is the memory like ? Memory we usually reserve the word “memory” to refer to bits that are sorted in a structured way,usually as a two-dimensional array in which one row of bits is accessed at a time.(P799) Read only memory (ROM)只读存储器 　 ROM is nonvolatile memory (非易失性存储器)；that is ,its contents are preserved even if no power is applied. 　　　 Memory Word line : each decoder output is called a “word line”because it selects one row or word of the table stored in the ROM. Bit line: The bit line corresponds to one output bit of the ROM. 9.1.4 Commercial ROM Types Mask ROM PROM EPROM (OTP)ROM EEPROM Flash EPROM 常用的典型SRAM的芯片有6116，6264，62256，62128等，Intel6116是容量为2K*8位的高速CMOS静态RAM（SRAM）。常采用单一+15伏供电，输入/输出电平与TTL电平兼容。最大存取时间为120ns-200ns。 其管脚与功能如图所示6116芯片的容量共有2048个存储单元，需11根地址线，7根用于行地址译码输入，4根用于列译码地址输入，每条列线控制8位，从而形成个存储阵列，即16384个存储体。控制线有3条：片选，输出允许和读写控制。当片选信号为低电平时，芯片被选中，此时可以进行读写操作，当R/W为低电平时，OE为任意状态时，为写操作。即可将外部数据总线上的数据写入芯片内部被选中的存储单元。 当R/W为高电平，OE为低电平时，为读操作，即可将存储器的内部数据送到外部数据总线上，当控制信号均无效时，读写禁止，数据总线呈高阻状态。 三．存储器外部信号引线：D0～7数据线：传送存储单元内容。 根数与单元数据位数相同。 A0～9地址线：选择芯片内部一个存储单元。根数由存储器容量决定。 Intel6116存储芯片的工作过程如下：读出时，地址输入线A10-A0送来的地址信号经行地址译码器和列地址译码器，经译码后选中一个存储单元，（8个基本存储体），由控制线构成读出逻辑，打开8个三态门，被选中单元的8位数据经I/O电路和三态门送到D7-D0输出。写入时，地址选中某一存储单元的方法和读出相同，不过这时控制逻辑状态不同，为写逻辑。打开左边的三态门和输入数据控制电路，送到I/O电路，从而写到存储单元的8个存储位中。 存储器的连接 存储器与微型机三总线的连接： 存储器芯片的扩充 例1用2K×1位存储器芯片组成 2K×8位存储器系统。 例2用2K×8位存储器芯片组成2K×16位存储器系统。 二.扩充存储器容量 例三片8KB的存储器芯片组成 24KB 容量的存储器。 确定各存储器芯片的地址空间： 2．译码片选法 3-8 地址译码器：74LS138 当地址、片选和读写信号有效，可并行存取8位信息 CE D0～7 D0～7 R/W R/W CE CE A0～10 A0～10 D0～7 D8～15 R/W A0～10 地址、片选和读写引线并联后引出，数据线并列引出 例用1K×4位存储器芯片组成4K×8位存储器系统。 片选方法： 1.线选法微型机剩余高位地址总线直接连接各存储器片选线。 2．译码片选法微型机剩余高位地址总线通过地址译码器输出片选信号。多片存储器芯片组成大容量存储器连接常用片选方法。 二.扩充存储器容量 地址线、数据线和读写控制线均并联。 为保证并联数据线上没有信号冲突，必须用片选信号区别不同芯片的地址空间。 D0～7 R/W CE A0～12 D0～7 R/W CE1 A0～12 CE2 D0～7 R/W CE A0～12 D0～7 R/W CE A0～12 CE3 Ⅰ Ⅱ Ⅲ 设CE1、CE2、CE3分别连接微型机的高位地址总线AB13、AB14、AB15 ABi 111098 7 6 5 4 3 2 1 0 111098 7 6 5 4 3 2 1 0