04.verilog基础模块指南.pdf

芯驿电子科技（上海）有限公司 021 Verilog 基础模块 黑金动力社区2018-01-18 1 简介 本文主要介绍 verilog 基础模块 ，夯实基础，对深入学习 FPGA 会有很大帮助。 2 数据类型 2.1 常量 整数 ：整数可以用二进制 b 或 B ，八进制o 或 O ，十进制d 或 D ，十六进制h 或 H 表示，例 如， 8’表示 8 位位宽的二进制整数，4’ha 表示 4 位位宽的十六进制整数。 X 和 Z ：X 代表不定值，z 代表高阻值，例如，5’b00x11 ，第三位不定值，3’b00z 表示最低位 为高阻值。 下划线 ：在位数过长时可以用来分割位数，提高程序可读性，如8’b0000_1111 参数 parameter: parameter 可以用标识符定义常量，运用时只使用标识符即可，提高可读性 及维护性，如定义 parameter width = 8 ; 定义寄存器 reg [width-1:0] a; 即定义了 8 位宽度的寄存器。 参数的传递：在一个模块中如果有定义参数，在其他模块调用此模块时可以传递参数 ，并可 以修改参数，如下所示 ，在module 后用# （）表示。 例如定义模块如下 调用模块 module rom module top() ; #( parameter depth =15, wire [31:0] addr ; parameter width = 8 wire [15:0] data ; ） wire result ; ( input [depth-1:0] addr , rom input [width-1:0] data , #( output result .depth (32), ) ; .width (16) ) 黑金FPGA 版权所有 1/33 endmodule r1 ( .addr(addr) , .data (data) , .result(result) ) ; endmodule Parameter 可以用于模块间的参数传递，而 localparam 仅用于本模块内使用，不能用于参数 传递。Localparam 多用于状态机状态的定义。 2.2 变量 变量是指程序运行时可以改变其值的量，下面主要介绍几个常用了变量类型。 2.2.1 Wire型 Wire 类型变量，也叫网络类型变量，