原创力文档- 1、本文档共57页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
7.1 分立元件门电路简介;7.1.1 分立元件门电路简介; +12v;设 uA= uB= uC= 3V; +12v;设 uA= 3V，uB= uC= 0V
则 DA导通;DA;DA;DA;3. 非门电路;;1. 与门和非门构成与非门 ;4. 异或门 ;;+5V;+5V;由以上分析可知：
当输入端A、B、C均为高电平时，输出端Y为
低电平。当输入端A、B、C中只要有一个为低电
平，输出端就为高电平,正好符合与非门的逻辑关系。;+5V;A
B;7. 2. 3 TTL与非门组件;1. NMOS反相器;(2) 耗尽型NMOS反相器;A;A;C;1. CMOS反相器;A;3. CMOS或非门;4. CMOS三态非门;已知组合逻辑电路图，确定它们的逻辑功能。;;例:分析下图逻辑电路的功能。;根据给定的逻辑要求，设计出逻辑电路图。;三
人
表
决
电
路;;三人表决电路;例：设计一个可控制的门电路，要求：当控制端
E=0时，输出端 Y=AB；当E=1时，输出端 Y=A+B;编码器、译码器、全加器、数据选择器等;7.6.1 编 码 器;数字集成编码器T1147; 译码是编码的反过程，将二进制代码按编码时的原意翻译成有特定意义的输出量。;1 2 3 4 5 6 7 8;A2 A1 A0
;1; 任何一个三输入变量的逻辑函数都可以用74LS138
和一个与非门来实现。 ;例：用74LS138构成八路数据分配器。 ;2. 显示译码器;74LS248;74LS248七段字形显示译码器的真值表;;IBR YBR;7.6.3 加 法 器; 被加数、加数以及低位的进位三者相加称 为“全加”，实现全加操作的电路叫做 全加器。;;例：试构成一个三位二进制数相加的电路;例：试用74LS248构成一个三位二进制数相加
的电路;例:用全加器构成五人表决 电路
文档评论（0）