logo

您所在位置网站首页 > 海量文档  > 学术论文 > 论文指导/设计

第六讲数字系统设计.ppt 36页

本文档一共被下载: ,您可全文免费在线阅读后下载本文档。

  • 支付并下载
  • 收藏该文档
  • 百度一下本文档
  • 修改文档简介
全屏预览

下载提示

1.本站不保证该用户上传的文档完整性,不预览、不比对内容而直接下载产生的反悔问题本站不予受理。
2.该文档所得收入(下载+内容+预览三)归上传者、原创者。
3.登录后可充值,立即自动返金币,充值渠道很便利
Verilog HDL 复杂数字系统设计 武 斌;系统功能和技术指标;数字设计的层次;VerilogHDL的抽象级别;可综合模块: 能够通过综合工具自动地转换为门级逻辑电路的 Verilog HDL 模块,即可用硬线逻辑实现的模块 。系统级一般不能综合,算法级部分可综合,寄存器传输级和门级完全可综合。 寄存器传输级(RTL)模块: 它是符合特定标准和风格的描述状态转移和变化的 Verilog HDL模块。可综合。 通常说的行为级描述指寄存器以上级别,不一定能够综合。举例: #10 out=a;;UDP-用户定义的源语元件;结构级(门级);RTL级---算法级;实例调用 实例模块名 调用名 (.实例端口(外接端口),.< >(< >),…(…)); //名称对应;实例调用;多模块互联形成顶层模块;设计示例----实例调用; 设计示例一; 设计示例二; 设计示例二;系统总线_双向数据端口建模;系统总线_双向总线描述;双向总线互联;模块互联教学实例;乘法器;2 移位相加乘法器—for 语句 integer I,P; // 位宽[n-1:0] always @(a or b) begin P=0; for(i=0; i<n; i=i+1) if(b(i)) P=P+(a<<i) else;;速度优化----流水线(pipeline);流水线工作流程;流水线实现8位加法;流水线8位加法_按运算步骤写;改进的流水线8位加法;流水线乘法器;RAM的乒乓操作;资源优化_资源共享;资源优化—串行化;硬件技术去除毛刺和抖动;硬件数字逻辑去除毛刺和抖动;触发器逻辑去除毛刺;定时逻辑去除毛刺;技术除毛刺实例;键盘除抖实例

发表评论

请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
用户名: 验证码: 点击我更换图片

“原创力文档”前称为“文档投稿赚钱网”,本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有【成交的100%(原创)】。原创力文档是网络服务平台方,若您的权利被侵害,侵权客服QQ:3005833200 电话:19940600175 欢迎举报,上传者QQ群:784321556