微型计算机原理与应用第6章存储器.ppt

1.存储空间的分配 2.ROM子系统 MEMR A19 A18 A17 A16 A15 A14-A0 D7-D0 CS0 CS1 CS2 CS3 CS4 CS5 CS6 CS7 CS 8K×8 OE ROM U19 2764 CS 32K×8 OE ROM A14～A0 U18 D7～D0 27256 G2A Y0 G1 Y1 G2B Y2 U23 Y3 74LS138 Y4 C Y5 B Y6 A Y7 G2A Y0 G1 Y1 G2B Y2 U23 Y3 74LS138 Y4 C Y5 B Y6 A Y7 系统的基本ROM电路示意图 系统冷启动、热启动和自测试。 基本外部设备的输入输出驱动程序。这些驱动程序都要调用某种类型的中断。 硬件中断管理程序。 系统配置分析程序。 字符图形发生器。 时钟管理程序。 DOS 引导程序 存储器地址区域 片选信号 条 件 管理的存储区域 A19 A18 A17 A16 A15 0 1 1 0 0 0 C0000～C7FFFH 0 1 1 0 0 1 C8000～CFFFFH 0 1 1 0 1 0 D0000～D7FFFH 0 1 1 0 1 1 D8000～DFFFFH 0 1 1 1 0 0 E0000～E7FFFH 0 1 1 1 0 1 E8000～EFFFFH 0 1 1 1 1 0 F0000～F7FFFH 0 1 1 1 1 1 F8000～FFFFFH ROM子系统中译码器管理的存储器地址 3.RAM子系统 系统板上RAM子系统为256KB，每64KB为一组，采用9片4164 DRAM芯片，8片构成64KB，另一片用于奇偶校验 4.寻址范围 CPU 数据总线 地址总线 寻址范围 8088 8位 20位 1MB 8086 8位 20位 1MB 80286 16位 24位 16MB 80386 32位 32位 4GB 80486 32位 32位 4GB Pentium 64位 32位 4GB Itanium/Itaniun 2 64位 64位 4TB 不同CPU的寻址范围 5.存储器管理 实地址方式 虚拟地址保护方式 虚拟8086方式 6.高速缓冲存储器Cache 高速缓冲存储器是为了弥补主存储器速度的不足，而设置在CPU与主存储器之间，构成CPU - Cache -主存 - 辅存层次结构 CPU访问高速缓冲存储器 返 回 6.4 外存储器 6.4.1 软盘 6.4.2 硬盘 6.4.3 光盘 6.4.4 移动存储器 第6章 存储器 6.1 存储器的概念、分类和要素 6.2 内存储器 6.3 IBM-PC/XT中的存储器、扩展存储器及其管理 6.4 外存储器 6.5 CPU与存储器的连接 6.1 存储器的概念、分类和要素 6.1.1 简介 6.1.2 半导体存储器的分类 6.1.3 选择存储器件的考虑因素 6.1.1 简介 内存 外存 存储层次结构 速度慢 容量大 速度快 容量小 “金字塔”形存储系统层次结构 CPU 寄存器 高速缓存 （Cache） 主存储器 辅助存储器 6.1.2 半导体存储器的分类 按使用元件分类 从应用角度分类 1．按使用元件分类 （1）双极型 由TTL（Transistor-Transistor Logic）晶体管逻辑电路构成。 存储器工作速度快，与CPU处在同一量级 集成度低、功耗大、价格偏高 （2）单极型（MOS型） 用来制作多种半导体存储器件，如静态RAM、动态RAM、EPROM、E2PROM、Flash Memory等。 集成度高、功耗低、价格便宜 速度较双极型器件慢 2．从应用角度分类 半导体存储器 随机存取存储器 （RAM） 只读存储器（ROM） 静态RAM（SRAM） 动态RAM（DRAM） 掩膜式ROM 可编程ROM（PROM） 可擦除PROM（EPROM） 电可擦除PROM（E2PROM） 闪速存储器(Flash Memory) 说明 （1）随机存取存储器RAM 信息可以随时写入或读出 关闭电源后所存信息将全部丢失 静态RAM采用双稳电路存储信息，而动态RAM是以电容上的电荷存储信息。 静态R