网络工程师计算机硬件结构模拟试卷.docVIP

PAGE PAGE 1 [模拟] 网络工程师计算机硬件结构 选择题 第1题： ______不属于计算机控制器中的部件。 A.指令寄存器IR B.程序计数器PC C.算术逻辑单元ALU D.程序状态字寄存器PSW 参考答案：C 第2题： 在CPU中，______可用于传送和暂存用户数据，为ALU执行算术逻辑运算提供工作区。 A.程序计数器 B.累加寄存器 C.程序状态寄存器 D.地址寄存器 参考答案：B 若每一条指令都可以分解为取指、分析和执行三步。己知取指时间t取指=4△t，分析时间t分析=3△t，执行时间t执行=5△t。如果按串行方式执行完100条指令需要 (3) ?△t。如果按照流水方式执行，执行完100条指令需要 (4) ?△t。 第3题： A.1190 B.1195 C.1200 D.1205 参考答案：C 第4题： A.504 B.507 C.508 D.510 参考答案：B 第5题： 现有四级指令流水线，分别完成取指、取数、运算、传送结果四步操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns。则流水线的操作周期应设计为______ns。 A.6 B.8 C.9 D.10 参考答案：D 第6题： 计算机内存一般分为静态数据区、代码区、栈区和堆区，若某指令的操作数之一采用立即数寻址方式，则该操作数位于______。 A.静态数据区 B.代码区 C.栈区 D.堆区 参考答案：B 第7题： 在单指令流多数据流计算机(SIMD)中，各处理单元必须______。 A.以同步方式，在同一时间内执行不同的指令 B.以同步方式，在同一时间内执行同一条指令 C.以异步方式，在同一时间内执行不同的指令 D.以异步方式，在同一时间内执行同一条指令 参考答案：B 在计算机中，最适合进行数字加减运算的数字编码是 (8) ?，最适合表示浮点数阶码的数字编码是 (9) ?。 第8题： A.原码 B.反码 C.补码 D.移码 参考答案：C 第9题： A.原码 B.反码 C.补码 D.移码 参考答案：D 第10题： 计算机在进行浮点数的相加(减)运算之前先进行对阶操作，若x的阶码大于y的阶码，则应将______。 A.x的阶码缩小至与y的阶码相同，且使x的尾数部分进行算术左移 B.x的阶码缩小至与y的阶码相同，且使x的尾数部分进行算术右移 C.y的阶码扩大至与x的阶码相同，且使y的尾数部分进行算术左移 D.y的阶码扩大至与x的阶码相同，且使y的尾数部分进行算术右移 参考答案：D 操作数所处的位置，可以决定指令的寻址方式。操作数包含在指令中，寻址方式为 (11) ?；操作数在寄存器中，寻址方式为 (12) ?；操作数的地址在寄存器中，寻址方式为 (13) ?。 第11题： A.立即寻址 B.直接寻址 C.寄存器寻址 D.寄存器间接寻址 参考答案：A 第12题： A.立即寻址 B.相对寻址 C.寄存器寻址 D.寄存器间接寻址 参考答案：C 第13题： A.相对寻址 B.直接寻址 C.寄存器寻址 D.寄存器间接寻址 参考答案：D 数据存储在磁盘上的排列方式会影响I/O服务的总时间。假设每磁道划分成10个物理块，每块存放1个逻辑记录。逻辑记录R1，R2，…，R10存放在同一个磁道上，记录的安排顺序如表15-1所示。 假定磁盘的旋转速率为20ms/周，磁头当前处在R1的开始处。若系统顺序处理这些记录，使用单缓冲区，每个记录处理时间为4mS，则处理这10个记录的最长时间为 (14) ?；若对信息存储进行优化分布后，处理10个记录的最少时间为 (15) ?。 第14题： A.180ms B.200ms C.204ms D.220ms 参考答案：C 第15题： A.40ms B.60ms C.100ms D.160ms 参考答案：B 用二进制加法器对二一十进制编码的十进制数求和，当和的本位十进制数二一十进制编码小于等于1001且向高位无进位时， (16) ?；当和小于等于1001且向高位有进位时， (17) ?；当和大于1001时， (18) ?。 第16题： A.不需进行修正 B.需进行加6修正 C.需进行减6修正 D.进行加6或减6修正，需进一步判别 参考答案：A 第17题： A.不需进行修正 B.需进行加6修正 C.需进行减6修正 D.进行加6或减6修正，需进一步判别 参考答案：B 第18题： A.不需进行修正 B.需进行加6修正 C.需进行减6修正 D.进行加6或减6修正，需进一步判别 参考答案：B 第19题： 设有7项任务，分别标记为a、b、c、d、e、f和g，需要若干台机器以并行工作