多功能数字钟(电工课程设计).pdf

目录 1 前言 2 总体方案设计 2.1 方案论述 2.2 设计方式 3 单元模块电路设计 3.1 时间显示电路模块设计 3.2 按键及指示灯电路模块的设计 3.3 蜂鸣器及有源晶振电路的设计 3.4 CPLD 编程下载电路的设计 3.5 电源电路电路的设计 3.6 EPM7128SLC84 器件介绍 4 CPLD 编程设计 4.1 系统信号的定义及顶层模块 4.2 时钟节拍产生模块 4.3 模式选择功能模块 4.4 快速时间设置功能模块 4.5 秒、分、时计时与时间调整模块 4.6 闹铃时间设置模块 4.7 闹铃与整点报时模块 4.8 7 段显示译码模块 4.9 LED 显示模块 5 系统功能及功能仿真 5.1 系统功能 5.2 功能仿真 5.2.1 时钟节拍产生模块的仿真波形 5.2.2 模式选择功能模块的仿真波形 5.2.3 闹铃设置功能模块的仿真波形 5.2.4 7 段译码功能模块的仿真波形 5.2.5 LED 显示功能模块的仿真波形 5.2.6 系统总体功能仿真波形 6 设计总结 7 参考文献 附录：基于 CPLD 的多功能数字钟电路图 1 前言 我们已经进入了数字化和信息化的时代，其特点是各种数字产品的广泛应用。 现代数字产品在性能提高、复杂度增大的同时，其更新换代的步伐也越来越快，实 现这种进步的因素在于生产制造技术和电子设计技术的进步。生产制造技术以微细 加工技术为代表，目前已进展到深亚微米阶段，可以在几平方厘米的芯片上集成数 千万个晶体管。 PLD 器件和 EDA 技术的出现， 改变了这种传统的设计思路， 使人们可以立足于 PLD 芯片来实现各种不同的功能，新的设计方法能够由设计者自己定义器件内部逻 辑和管脚，将原来由电路板设计完成的工作大部分放在芯片的设计中进行。这样不 仅可以通过芯片设计实现各种逻辑功能，而且由于管脚定义的灵活性，减轻了原理 图和印制板设计的工作量和难度，增加了设计的自由度，提高了效率。同时这种设 计减少了所需芯片的种类和数量， 缩小了体积， 降低了功耗， 提高了系统的可靠性。 本设计是基于 CPLD 的多功能数字钟设计。 硬件界面为一个 6 位的 LED 数码管， 时间显示方式为 6 位同时显示，即显示状态为： 88 ：88 ：88 。显示的时间制为 24 小时制。三个时间设定按键，分别为 MODE 模式选择键， SET 设定键和 CHANGE 数 值修改键。按键功能介绍： MODE 按键用来选择当前数字钟的工作模式，系统正常 工作在模式 0 下，即模式 0 为正常时钟模式。 当在正常时钟模式下第一次按下 MODE 键时，系统进入模式 1，即闹铃模式，在此模式下可以通过 SET 和 CHANGE 按键的 配合使用来设定所需要的闹铃时间。当再一次按下 MODE 按键后系统进入手动校时 模式，在此模式下通过 SET 和 CHANGE 按键的配合使用，可以改变当前时间。 SET 按键则用于在不同的模式下选择当前设定的位置，比如当前设定的位置是小时，则 再一次按下 SET 按键后当前设定的位置变为分钟。 CHANGE 按键用来将当前设定位 置的时间值加 1 ，当长时间按下 CHANGE 按键时，当前设定值为连续快速加 1 ，此 功能用于快速设定时间。系统带四个指灯电路，一个为电源指示灯，其他三个为工 作状态指示灯，即分别为