第四章半导体存储器教学提纲.pptVIP

第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;存储器容量表示方法：mkXn;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;第四章 半导体存储器;1. 位数的扩展;1. 位数的扩展;A11;第四章 半导体存储器;第四章 半导体存储器;4个片选信号使用4根地址线，电路结构简单。 缺点是： 系统必须保证A16～A13不能同时为有效低电平； 同部分译码法一样，因为最高段地址信号（ A19～ A17 ） 不参与译码，也存在地址重叠问题；;部分译码法 用高位地址中的一部分地址进行译码产生片选信号。;芯片;全译码法 用全部的高位地址进行译码产生片选信号。;芯 片;例1 符合要求的全译码电路;例2 符合要求的全译码电路;例3： 某微机系统地址总线为16位，实际存储器容量为16KB，ROM区和RAM区各占8KB。其中,ROM采用2KB的EPROM,RAM采用1KB的RAM,试设计译码电路。 设计的一般步骤: ① 该系统的寻址空间最大为64KB，假定实际存储器占用最低16KB的存储空间，即地址为0000H~3FFFH。其中0000H~1FFFH为EPROM区，2000H~3FFFH为RAM区。;2KB;ROM: 0000H~07FFH,0800H~0FFFH,1000H~17FFH,17FF~1FFFH A10~A0=00000000000~11111111111 A12A11=00~11 A15A14A13=000 RAM: 2000H~23FFH,2400H~27FFFH,....3C00H~3FFFH A9~A0=0000000000~1111111111(低位地址线：片内地址) A12A11A10=000~111(次高地址线：片选译码) A15A14A13=001（最高地址线：决定存储器在系统内存中 的地址范围）;A11;片选译码总结及注意事项;第四章 半导体存储器;P214 图4.31 IBMPC/XT 与6116的连接;二、片选译码 CS、CE: 芯片选中,低电平有效(常用) CPU用片选信号分片指定存储器芯片 举例：P214图4.31高位地址如下所列： A19A18A17A16A15A14A13A12A11 A10 …..A0 1 0 1 0 0 0 0 0 X 当A11 ＝0时地址为A0000H～A07FFH,CS＝0 当A11 ＝1时地址为A0800H～A0FFFH ,CS＝0;地址重叠;在多个重叠地址区中： 默认所有未参加译码的地址信号取值 为0时对应的地址成为基本地址（最常用） 其他都成为重叠地址（要注意）;⑶地址冲突:一个物理地址指向多个存储电路。 不允许，一定要避免出现。 ;第四章 半导体存储器;存储器的分体结构;存储器的分体结构;存储器的分体结构; 如选用6116A（2k×8）组成8088CPU的存储器系统，寻址范围为ED000H—EEFFFH，请写出需用多少6116A芯片，每片芯片的地址范围，并画出与CPU和译码器的系统连接图。 ; 答：需用4个6116A芯片，地址分别为 ED000H—ED7FFH，ED800H—EDFFFH， EE000H —EE7FEH，EE800H—EEFFFH。