- 1、本文档共3页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
一、填空题
CPU由( 运算器 )和( 控制器 )两大部件组成。
Intel 8086 CPU的字长为16位,地址总线为( 20 )位,直接寻址能力可达1MB。
8086CPU通过CS寄存器和_________寄存器能准确找到指令代码。
一片 2114(1K×4位)芯片的地址信号线有( 10 )位,数据信号线有( 2 )位。
用2K×8的SRAM芯片组成32KB的存储器,共需SRAM芯片( 16 )片,片内地址( 15 )位。
逻辑地址为1234h:1234h,其物理地址是___________。
二、单项选择题
主存储器和CPU之间增加高速缓冲器的主要目的是( B )。
A. 扩大主存储器容量 B. 解决主存与CPU之间速度匹配问题
C. 扩大CPU通用寄存器数量 D. 既扩大主存容量又提高主存速度
在存储系统的层次结构中,CPU可直接访问的存储器是( )。
A. 主存 B. 辅存 C. 虚拟存储器 D. 后援存储器
相联存储器是按( )进行寻址的存储器。
A.地址方式 B.堆栈方式 C.内容指定方式 D.地址方式与堆栈方式
双端口存储器所以能高速进行读/写,是因为采用( )。
A.高速芯片 B.两套相互独立的读写电路 C.流水技术 D.新型器件
指针SP的内容是( )。
A. 栈顶内容 B. 栈底内容 C. 栈顶地址 D. 栈底地址
堆栈的工作方式是( D )。
A. 先进先出 B. 随机读写 C.只能读出,不能写入 D. 后进先出
下列存储器中,( D )速度最快。
A.硬盘 B.光盘 C.磁带 D.半导体存储器
三、简答题
任何一条指令的执行过程包括哪三个阶段?
取指令、译码、指令执行
微机硬件系统存储器分为哪几级?其中哪一级的工作速度与CPU相近?
写出下列存储器地址的段基值、偏移量和物理地址。
2314H:0075H
段基值:
偏移量:
物理地址:
说明多级结构的存储器系统是建立在什么原理之上的?解释什么是多级结构存储器系统中的一致性原则和包含性原则?
用32K*8位的EPROM芯片组成128k*16位的只读存储器,试问:
(1) 数据寄存器多少位? 16
(2) 地址寄存器多少位? 17
(3) 共需多少个EPROM芯片? 8
画出此存储器组成框图。
四、设计题
用1K×4位的存储芯片组成一个2KB存储器,地址总线A15(高位)~A0(低),数据总线D7(高位)~D0(低位),读/写信号线R/W 。画出芯片级逻辑图,注明有关信号线(包括系统总线与存储芯片)。
用1K×4位的存储芯片组成一个4KB存储器,地址总线A15~A0(低),数据总线D7~D0,读/写信号线R/W。画出芯片级逻辑图,注明有关信号线(包括系统总线与存储芯片)。
用1K×8位的存储芯片组成一个4KB存储器,已知系统总线中的地址总线A11~A0(低),数据总线D7~D0,读/写信号线R/W。画出芯片级逻辑图,注明有关信号线(包括系统总线与存储芯片)。
用1K×4位的存储芯片组成一个2KB存储器,已知系统总线中地址总线A10(高位)~A0(低),数据总线D7(高位)~D0(低位),读/写信号线R/W 。画出芯片级逻辑图,注明有关信号线(包括系统总线与存储芯片)。
原理性地说明ADD R0,R1指令的指令格式和执行步骤。
指令格式:操作码 目的操作数 源操作数
执行步骤:1.PC MAR
2.PC+1 PC
3.DBUS MDR
4.MDR IR
5.R1 Y
6.R0+Y Z
7.Z R0
以单总线的CPU数据通路结构(如图所示)为背景,拟出加法指令ADD?R3,R1,R2的指令流程。本指令功能是将R1和R2中的数相加,结果送入R3。
PC MAR
PC+1 PC
DBUS MDR IR
R1 Y
R2+Y Z
Z R3
文档评论(0)