ad9520芯片中文数据使用指南.doc

12路LVPECL/24路CMOS输出时钟 发生器，集成2.8 GHz VCO AD9520-0 特性 低相位噪声锁相环(PLL) 片内VCO调谐范围：2.53 GHz至2.95 GHz 支持最高2.4 GHz的外部3.3 V/5 V VCO/VCXO 1路差分或2路单端参考输入 支持最高250 MHz的CMOS、LVDS或LVPECL参考 参考输入接受16.67 MHz至33.3 MHz晶振 OPTIONAL REF1 REFIN REFIN REF2 功能框图 CP LF VCO STATUS MONITOR 可选参考时钟倍频器 参考监控功能 自动和手动参考切换/保持模式，支持可选的恢复式/非恢 复式切换 参考间无毛刺切换 CLK DIVIDER AND MUXES DIV/ Φ ZERO DELAY LVPECL/ CMOS OUT0 OUT1 OUT2 从保持模式自动恢复 可选数字或模拟锁定检测 DIV/Φ OUT3 OUT4 OUT5 可选零延迟工作 12路1.6 GHz LVPECL输出分为4组 每组3路输出，具有一个带相位延迟的1至32分频器 加性输出抖动低至225 fs rms 分组输出的通道间偏斜：16 ps 可以将每路LVPECL输出配置为2路CMOS输出(fOUT ≤ 250 MHz) 上电时所有输出自动同步 DIV/Φ DIV/Φ SPI/I2C CONTROL PORT AND DIGITAL LOGIC EEPROM AD9520 OUT6 OUT7 OUT8 OUT9 OUT10 OUT11 可以根据需要手动同步多路输出 SPI和I2C兼容型串行控制端口 64引脚LFCSP封装 非易失性EEPROM存储配置设置 图1 AD9520串行接口支持SPI和I2C?端口。封装内EEPROM可 以通过串行接口进行编程，存储用于上电和芯片复位的用 户定义寄存器设置。 应用 AD9520具有12路LVPECL输出，分为四组。任何一路1.6 低抖动、低相位噪声时钟分配 SONET、10Ge、10G FC和其它10 Gbps协议的时钟产生和转换 前向纠错(G.710) 为高速ADC、DAC、DDS、DDC、DUC、MxFE提供时钟 高性能无线收发器 自动测试设备(ATE)和高性能仪器仪表 GHz LVPECL输出都可以重新配置为两路250 MHz CMOS输 出。 每组输出具有一个分频器，其分频比(从1至32)和相位(粗 调延迟)均可以设置。 宽带基础设施 概述 AD9520-01提供多路输出时钟分配功能，具有亚皮秒级抖动 性能，并且片内集成锁相环(PLL)和电压控制振荡器(VCO)。 片内VCO的调谐频率范围为2.53 GHz至2.95 GHz。也可以使 用最高2.4 GHz的外部3.3 V/5 V VCO/VCXO。 AD9520提供64引脚LFCSP封装，可以采用3.3 V单电源供电。 外部VCO的工作电压最高可达5.5 V。独立的输出驱动器电 源可以为2.375 V至3.465 V。 AD9520的额定工作温度范围为?40°C至+85°C标准工业温 度范围。 1 AD9520在本数据手册中泛指AD9520系列的所有器件。但是，使用AD9520-0时，它仅指AD9520系列的该特定器件。 Rev. 0 Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibilityisassumedbyAnalogDevicesforitsuse,norforanyinfringementsofpatentsorother rightsofthirdpartiesthatmayresultfromitsuse.Specicationssubjecttochangewithoutnotice.No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarksandregisteredtrademarksarethepropertyoftheirrespectiveowners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 Fax: 781.461.3113 ?2008 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英