array制程及设备介绍.doc

Array制程及设备介绍 几个概念 Retina 分辨率 M列 N行 分辨率＝M×N PPI（ Pixels per inch） 屏幕对角线方向每英寸所拥有的像素点（Pixel）数目 问题 5.5英寸FHD(1920*1080)的手机屏是不是Retina屏幕？ 乔布斯的定义：“当你所拿的东西距离你10-12英寸（约25-30厘米）时 ，它的分辨率只要达到300ppi这个‘神奇数字’ 以上，你的视网膜就无 法分辨出像素点了。” 400.5 (19202+10802)1/2/5.5= @ 课前知识 1 TFT LCD基本结构 2 TFT LCD基本发光原理 Gray Generation TN Mode Color Generation 3 显示器的驱动方式，无源驱动(PM-LCD)与有源驱动(AM-LCD) 无源驱动：利用视觉残留效应。存在占空比、串扰问题，无法实现高解析度 有源驱动：每颗像素单独控制，在下一帧刷新前保持当前亮度。 4 如何实现像素单独控制？ 类比 说明 电荷 水量 公共电极电位 水平面 同一系统中的基准参考电位 电压(电位差) 水位差 重要的是两侧电极的电位差 电流 水流 电容 水槽Tank 容量与底面积成正比 晶体管开关 水龙头 有开关特性，同时决定着电流大小 金属布线 水管 粗细决定着电流大小 课程目录 1 Array是做什么的？ 2 像素的基本结构及Array工艺流程 3 Array工程重要指标 4 Array设备及工艺 5 Array设备布局及搬送系统 6 不同显示模式 7 低温多晶硅工艺介绍 1 Array是做什么的？ 像素点阵的电路背板 2.1 像素的基本结构 TFT Gate Pixel Cst Data B’ 随着TFT半导体材料选择的不同，器件结构和Array工艺也会产生很大的变化。 2.2 像素结构及Array制作工艺流程 成膜 Thin Film GALSS基板 成膜前洗浄 CVD装置、SPUTTER装置 4~13 Cycle PHOTO PR Coating Exposure 涂布前洗浄 Develop Doping PR Strip Doping/ Etching ETCHING PR Strip 2.3 TN像素结构及制作工艺流程 ITO Source Drain α-Si CH Gate Gate Gate insulator A TFT A A’ Mask1 Gate电极 Mo/Al Pixel Cs Mask2 GI绝缘层 SiNx Mask2 半导体沟道 a-Si Mask3 源漏电极 Mo/Al/Cr COM Data B’ Mask4 接触孔 SiNx Mask5 像素电极 ITO 2.3.1 TN像素结构及制作工艺流程-Gate Source Drain α-Si CH ITO Mask 1：GE (Gate电极形成) Gate Gate insulator A A A’ A A’ 1. 玻璃洗淨 2. 溅镀Metal1(Al, For example) 3. 光阻涂布/曝光/显影 4. AlNd蚀刻(WET) 5. 光阻去除 6. 检查 2.3.2 TN像素结构及制作工艺流程-Island Source Drain α-Si CH ITO Mask 2：SE (岛状半导体形成) Gate Gate insulator A A A’ A A’ 1. 成膜SiNx 2. 成膜后洗净 3. 成膜SiNx/a-Si/n+Si 4. 光阻涂布/曝光/显影 5. 蚀刻(DRY) 6. 光阻去除 7. 检查 2.3.3 TN像素结构及制作工艺流程-Souce/Drain Source Drain α-Si CH ITO Mask 3：SD (Source及Drain电极形成) Gate Gate insulator A A A’ A A’ 1.成膜Cr (4000A) 2.光阻涂布/曝光/显影 3.硬烤 4.蚀刻Cr(WET) 5.蚀刻n+Si(DRY) 6.光阻去除 7. 检查 2.3.4 TN像素结构及制作工艺流程-Contact Hole Source Drain α-Si CH ITO Mask 4：CH (Contact Hole形成) Gate Gate insulator A A A’ A 1. 成膜SiNx 2. 光阻涂布/曝光/显影 3. 蚀刻(DRY) 4. 光阻去除洗净 5. 检查 2.3.5 TN像素结构及制作工艺流程-Pixel电极 Source Drain α-Si CH ITO Mask 5：PE (画素电极形成) Gate Gate insulator A A A’ A 1. 成膜ITO 2. 成膜后洗净 3. 光阻涂布/曝光/显影 4. 蚀刻(W