实验一 基于集成锁相环的频率合成器的设计.docxVIP

实验一 基于集成锁相环的频率合成器的设计 同组人：王孟博，江海滔 实验目的 本实验旨在使学生深入了解频率合成器的基本概念及基于锁相环的频率合成器的基本原理，学习并掌握复杂数字电路的调试方法。掌握单片集成锁相环CD4046的技术性能指标及电路设计方法，学会应用CD4046制作数字频率合成器。 2、实验内容 根据设计要求设计基于集成锁相环CD4046的频率合成器电路，确定锁相环的元件参数，搭建并调试电路，使之输出1kHz～1MHz，步进0.5kHz的时钟信号。 3、实验原理及方法 频率合成是用任一指定的基准频率经过一些功能电路的处理，产生一系列需要的稳定的多种基准频率。利用锁相环实现频率合成，主要是产生可数字或程序控制的基准频率的倍频基准频率。其原理是在锁相环的反馈回路中插入一N分频的分频电路，形成闭环，此时VCO输出为NfR。fR 是基准频率，改变N值即可改变电路的输出频率，其稳定度与基准频率相同。原理框图如图1.1所示。 CD4046 CD4046 晶振 基准 比较器I VCO N分频器 低通滤波器 fo 图1.1 频率合成器原理框图 设计基于CD4046集成锁相环的频率合成器的主要工作有： （1）设计调试晶体振荡电路，产生基准频率fR。 （2）设计N分频器，N的调节范围根据合成的频率范围和基准频率的大小确定。这里设基准频率为0.5kHz，要求合成器输出频率1kHz～1MHz，