DDR2知识学习记录材料.doc

,. 个人笔记整理，可能存在错误，仅供参考 DDR2初识 1.1 基础 SDRAM:Synchronous Dynamic Random Access Memory，同步动态随机存储器，同步是指内存工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。 DDR2第二代双倍数据率同步动态随机存取存储器（Double-Data-Rate Two Synchronous Dynamic Random Access Memory），双倍速率主要体现在采用了在时钟的上升延和下降延同时进行数据传输的基本方式。另外，DDR2内存核心在于其拥有两倍于标准DDR内存的4Bit预读取能力，即一次将4Bit数据读入到IO缓存中，在需要时内存既可快速进入处理环节，这样减少了数据查找、等待、排队的时间，提高效率。 DDR2规格 传输标准 核心频率 总线频率 等效传输频率 数据传输率 DDR2 -400 PC2 3200 100MHz 200MHz 400MHz 3200MB/S DDR2 -533 PC2 4300 133MHz 266MHz 533MHz 4300MB/S DDR2 -667 PC2 5300 166MHz 333MHz 667MHz 5300MB/S DDR2 -800 PC2 6400 200MHz 400MHz 800MHz 6400MB/S OCD(Off-Chip Driver)：片外驱动电阻调整技术。DDR2通过OCD可以提高信号的完整性。通过调整上拉(pull-up)/下拉(pull-down)的电阻值使两者电压相等。使用OCD通过减少DQ-DQS的倾斜来提高信号的完整性;通过控制电压来提高信号品质。不过，OCD技术在普通的应用领域所发挥的作用并不明显，而在服务器上使用，它的功能才能被充分发挥出来。 　　ODT（On Die Terminator）：即内建核心的终结电阻器。它的主要作用是能够直接提升系统的稳定性。使用DDR SDRAM的主板上面为了防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。实际上，不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数据线的信号比和反射率，终结电阻小则数据线信号反射低但是信噪比也较低;终结电阻高，则数据线的信噪比高，但是信号反射也会增加。因此主板上的终结电阻并不能非常好的匹配内存模组，还会在一定程度上影响信号品质。可以根据自已的特点内建合适的终结电阻，这样可以保证最佳的信号波形。简单来说，ODT可以和内存颗粒的“特性”相符，从而减少内存与主板的兼容问题的出现。 　　Posted CAS（RAS紧接着CAS）：它为了解决DDR内存中指令冲突问题，提高DDR II内存的利用效率而设计的功能。在Post CAS操作中，CAS信号(读写/命令)能够被插到RAS信号后面的一个时钟周期，CAS命令可以在附加延迟(Additive Latency)后面保持有效。原来的tRCD(RAS到CAS和延迟)被AL(Additive Latency)所取代，AL可以在0，1，2，3，4中进行设置。由于CAS信号放在了RAS信号后面一个时钟周期，因此ACT和CAS信号永远也不会产生冲突。不过要注意的是，Posted CAS功能的优势只有在那些读写命令非常频繁的运作环境下才能体现，对于一般的应用来说，开启Posted CAS功能反而会降低系统的整体性能。 DDR2数据总线位宽X4/X8/X16：区别在于DQS(数据同步)/RDQS（读数据同步）/UDQS（高位数据同步15:0）/LDQS（地位数据同步7:0）这些数据同步信号， 1.2 接口 端口 方向 功能 CK，CK# input 时钟信号，差分时钟，所有地址和控制信号都在CK的上升沿和CK#的下降沿的交叉处被锁存；输出数据与CK和CK#的交叉对其（双沿输出）。 CKE input 时钟使能，为“高”时使能内部时钟信号，输入缓存。输出驱动；为“低”时进入PRECHARGE、Power-Down、SELF-Refresh等模式。 CS# input 片选信号，低有效，为高时所有命令无效。 ODT input On Die Termination，使能内部终结电阻 RAS#,CAS#,WE# input 行选通脉冲信号，列选通脉冲信号，写使能信号 DM(UDM,LDM) input 数据屏蔽信号，在写操作过程中，当DM为高时，输入数据将会被屏蔽；在读操作过程中DM可以为高、低或者悬空 BA0-BA2 input BANK地址选通信号，用于确定对哪一个BANK进行激活、读写、预充电等操作 A0-A15 input