专用集成电路实验报告材料56.pdf

实用标准文案 专用集成电路实验报告 组合逻辑电路特性 姓名： 学号： 班级： 指导老师： 文档大全 实用标准文案 一、 实验目的 1.理解 CMOS 复杂逻辑门的综合过程及其特性。 2.理解加法器的结构。 二、 实验内容 1)利用对偶原理综合 CMOS 互补门，功能为： Y A A B B C ，简述综合 0 1 0 1 0 过程，画出三极管级原理图。 2)一个 1bit 全加器的逻辑表达式为： S A B Ci ， Co A B Ci A B ； A 、B 为加法输入， Ci 为进位输入， S 为和输出， Co 为进位输出； 为异或操 作， + 为或操作， 为与操作。 a)画出 2bit 全加器的门级原理图； b) 通过调整输入的不同位置，下列电路能够实现 AND 、OR、XOR 及其非逻辑 的功能，图中的三极管为 NMOS 。使用多个下列电路实现 2bit 全加器，画出 三极管级原理图。 文档大全 实用标准文案 I5 I6 I1 O1 I2 I3 O2 I4 3)设使用 0.25um 工艺， NMOS 管的尺寸为 L = 0.250um ，W = 0.375um ； PMOS 管的尺寸为 L = 0.250um ，W = 1.125um 。对实验内容 1 和 2 的电路 进行 spice 仿真。调整实验内容 1 的器件尺寸和电源电压，观察门的延时；观 察和理解实验内容 2 中加法器的进位延时。 三、实验步骤及过程： 1 ） VCC M1