- 1、本文档共8页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
习题和练习题
罗嵘
组合习题
• 用两片 74 148 8- 3 线优先编码器
(参看数据手册)构成 16 -4线优先编
码器 (可附加其他的门电路)
触发器习题
• 图1是一个门控的JK锁存器的逻辑图和功能表。分
析这个电路存在的问题。为了让该电路实现JK 触
发器的正常功能,该怎么办?
输入 输出
J K C Q+ Q
0 0 1 Q Q
0 1 1 0 1
1 0 1 1 0
1 1 1 Q Q
0 Q Q
图1
(b)
触发器习题
• The input signals shown in Fig. 1 are applied to
the master-slave JK flip-flop of Fig. 2 when
initially in its 0-state. Sketch the Q and Q
M S
output signals. Assume all timing constraints
are satisfied.
J
K
C
Fig.1 t
Q
M Q
S
J S Q S Q Q
Clock( C) C C Q
Q S Q
K R M R Q
Master Slave
Fig.2
文档评论(0)