ASIC逻辑模拟软件工作原理.docVIP

PAGE 90 ASIC逻辑模拟软件工作原理 对于数字专用电路的设计, 当传统的搭模拟电路的验证方法随着电路规模和复杂性的不断增加而变得越来越难以实现的时候, 计算机逻辑模拟(也叫计算机逻辑仿真)技术就日益为广大ASIC设计人员所希求和掌握。计算机逻辑模拟具有直观、高效、准确、方便、成本低、重复性好等诸多优点, 是目前CAE工作站中最主要的软件组成部分之一。 计算机逻辑模拟软件的开发也有一个从低级到高级的进化过程。目前先进的产品在强有力的硬件优势的支撑下, 不但处理规模大、速度快, 而且人机介面好, 操作简便, 自动化程度高。而早期的产品则需较多的人工参与, 运行环境的集成度也不是那么高, 但对初学者理解计算机逻辑模拟器的工作原理却有些好处。出于这样的考虑, 本章通过介绍美国八十年代中期推出的Daisy CAE工作站中逻辑模拟器的软件组成和使用, 使大家对计算机是如何进行逻辑模拟的以及其一般工作过程有个较完整的认识和了解。 §6-1 逻辑模拟软件解剖 以Daisy CAE工作站提供的逻辑模拟器为例，该系统主要由如下软件组成: ACE -- Advanced Capturer and Editor 电路图编辑器。通过它可将电路图逐页输入计算机。 DANCE -- Daisy Network Connectivity Extractor 网络连接关系提取器。它提取每一页电路的内部连接关系。 DRINK -- Daisy Resolving Linker 还原连接器。它完成电路图页与页之间的电学连接, 即 将分解成页的电路还原成一个完整的电路网表。 SPARC -- Simulator Parameter Compiler 模拟器参数编译器。建立元件库中各种元器件的逻辑功能及电参量描述的二进制库文件。 SIFT -- Simulator Intermediatc Files Translator 模拟器中介文件翻译器。它将电路图中出现的元器件与SPARC产生的库文件所提供的逻辑功能及电参量建立一一对应的关系。 SOM -- Simulator Object Module Generator 模拟器目标模块产生器。它将用户提供的测试码变成电路模拟的激励信号, 输给最终模拟器。 DLAB -- Daisy Laboratory 最终逻辑模拟器。它根据电路连接网络表, 元器件功能及电参量描述, 以及电路输入端激励信号表等, 产生出电路的最终模拟结果: 各结点电压的变化波形或二进制输出文件。完成整个电路的逻辑仿真任务。 从ACE → DANCE→ DRINK→ SPARC→ SIFT→ SOM→DLAB构成了Daisy逻辑模拟的一个完整的流程图。 需要说明的是, 当用户不生成自己的元器件库而使用系统提供的现成库时, SPARC程序可以不必用到。 §6-2 电路图的树状分层结构与输入 系统及电路设计者都知道, 一个复杂而庞大的系统, 可以根据其逻辑功能的不同而将其分解为几个较小的子模块, 每一个这样的子模块又可以进一步化分为更小的子模块 …, 直到最终以门级表示的最底层电路为止。这种电路形式在计算机中就很自然地表现为一种树状的存贮结构。如图6-1所示。 根电路 (用户的某一层工作目录) ↓ | | 模块1 模块2 (工作目录下的第一级子目录) ↓ | | | 子模块1 子模块2 … 子模块n ( 第二级子目录 ) ↓ | | | 1.DRW 2.DRW 3.DRW ( 电路图文件 ) 图6-1 电路图的树状存贮结构 图中最底层的* .DRW (* = 1, 2, ...)即为各页的电路图文件。用电路图编辑器ACE将它们按图6-1的结构逐页输入计算机, 注意同一目录下不同页电路之间的连线对接标记(connector)与不同目录下电路的连线对接标记是不同的即可。 与手工绘制的电路图略有不同, 在Daisy工作站上, 电路图是由元器件(component)、单连线(wire)、连线束(bundle)、以及页 -- 页对接标记(connector)所组成。ACE将connector也作为一种component对待, 因此各种connector也被事先存放在元器件库中, 与其它元器件一样, 供设计者随时调用。不难想像, 供ACE所用的这一元器件库, 实际上仅仅是一个元器件的图形库, 它尚不包含各种元器件的逻辑功能及电参量等实质性的内涵。这些实质性的内涵是通过描述文件的描述, 并由SPARC编译生成的。这一工作可由用户来做(形成自己