数电 时序逻辑电路练习题修改.ppt

第 1 页 数 字 电 子 技 术 自 测 练 习 第 6 章 时序逻辑电路 单项选择题 填空题 第 2 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题 1 、时序逻辑电路在结构上 ( ) 。 A 必须有组合逻辑电路 × B 必须有存储电路 √ 必有存储电路和组合逻辑电路 C × D 以上均正确 × 分 析 提 示 根据时序逻辑电路任一时刻的输出信号，不仅取决于该时刻 的输入信号，还与输入信号作用前电路所处的状态有关的功能特 点，在结构上必须有存储电路记忆电路以前所处的状态。 第 3 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题 2 、同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑 电路 ( ) 。 A 没有触发器 × B 没有统一的时钟脉冲控制 √ 没有稳定状态 C × D 输出只与内部状态有关 × 分 析 提 示 异步时序逻辑电路在结构上，各触发器的时钟端不接到同一 个时钟信号上，没有统一的时钟脉冲控制，状态变化时不和时钟 脉冲同步 。 第 4 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题 3 、图示各逻辑电路中，为一位二进制计数器的是 ( ) 。 A CP C1 1D Q Q √ B CP C1 1D Q Q × C C1 1K 1J CP Q Q _ × D C1 1 _ 1K 1J CP Q Q × 分 析 提 示 一位二进制计数器的状态方程为 n 1 n Q Q ? ? 每作用 1 个时钟 CP 信号，状态变化 1 次。 按各电路的连接方式，求出驱动方程 并代入特性方程 。 第 5 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题 4 、从 0 开始计数的 N 进制增量计数器，最后一个计数状态为 ( ) 。 N A × N － 1 B √ N + 1 C × 2 N D × 分 析 提 示 从 0 开始计数的 N 进制增量计数器，其计数状态依次是 0 、 1 、 2 、 … 、 N － 1 ，共 N 个计数状态。 第 6 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题 5 、由 n 个触发器构成的计数器，最多计数个数为 ( ) 。 n 个 A × n 2 B × 2n 个 C × 2 n 个 D √ 分 析 提 示 每个触发器 Q 端有 0 、 1 两种可能状态， n 个触发器有 2 n 种 可能的状态，最多计数个数为 2 n 个 。 第 7 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题 6 、若构成一个十二进制计数器，所用触发器至少 ( ) 。 12 个 A × 3 个 B × 4 个 C √ 6 个 D × 分 析 提 示 进制数 N = 12 ，设触发器的个数为 n ，按 N ≤2 n 关系计算 n ， 并取最小整数， n = 4 。 第 8 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题 7 、 4 个触发器构成的 8421BCD 码计数器，其无关状态的个数为 ( ) 。 6 个 A √ 8 个 B × 10 个 C × 不定 D × 分 析 提 示 8421BCD 码计数器为十进制计数器，有效状态数为 10 个， 4 个 触发器共有 2 4 = 16 个状态，无效状态数 = 16 ? 10 = 6 个。 第 9 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题 8 、下列计数器中，不存在无效状态的是 ( ) 。 二进制计数器 A √ 十进制计数器 B × 环形计数器 C × 扭环形计数器 D × 分 析 提 示 n 个触发器构成的 n 位二进制计数器， 2 n 个状态全部为有效状 态，不存在无效状态。 第 10 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题 1D 1D Q 2 1D C1 C1 C1 _ Q 1 _ Q 2 _ Q 3 Q 3 Q 1 CP 9 、异步计数器如图示，若触发器当前状态 Q 3 Q 2 Q 1 为 110 ，则在时 钟作用下，计数器的下一状态为 ( ) 。 A 101 √ B 111 × C 010 × D 000 × 分 析 提 示 各触发器的状态方程： ， i = 1, 2, 3 n i 1 n i Q Q ? ? 各触发器的时钟条件： CP 1 ↑= CP ↑, CP 2 ↑= Q 1 ↑, CP 3 ↑= Q 2 ↑ 触发器具备时钟条件时按状态方程改变状态，不具备时钟条 件时状态不变。 各触发器的初始状态 ： 110 n 1 n