数字集成电路复习笔记汇编.docxVIP

学习 好资料 学习 好资料 更多精品文档 更多精品文档 数集复习笔记 By 潇然 2018.6.29 名词解释专项 摩尔定律 ：一个芯片上的晶体管数目大约每十八个月增长一倍。 传播延时 ：一个门的传播延时 t p 定义了它对输入端信号变化的响应有多快。它表示 一个信 号通过一个门时所经历的延时 ，定义为输入和输出波形的 50%翻转点之间的时间 。 由于一个门对上升和下降输入波形的响应时间不同，所以需定义两个传播延时。 t pLH定义为这个门的输出由低至高翻转的响应时间，而 tpHL则为输出由高至低翻转 的响应时间。传播延时t p定义为这两个时间的 平均值：t p=(t pLH+t pHL)/2。 设计规则 ：设计规则是 指导版图掩膜设计的对几何尺寸的一组规定 。它们包括图形允许的最 小宽度以及在同一层和不同层上图形之间最小间距的限制与要求。 定义设计规则 的目的是为了能够很容易地 把一个电路概念转换成硅上的几何图形 。设计规则的 作用就是电路设计者和工艺工程师之间的接口，或者说是他们之间的协议。 速度饱和效应：对于长沟MOS管，载流子满足公式： u =-卩E (x)。公式表明载流子的速 度正比于电场，且这一关系与电场强度值的大小无关。换言之，载流子的迁 移率是一个常数。然而在(水平方向) 电场强度很高 的情况下，载流子不再 符合这一线性模型。当沿沟道的电场达到某一临界值 E c 时，载流子的速度 将由于 散射效应 (即载流子间的碰撞)而趋于饱和。 时钟抖动： 在芯片的某一个给定点上时钟周期发生暂时的变化， 即时钟周期在每个不同的周 期上可以缩短或加长。 逻辑综合 ：逻辑综合的任务是 产生一个逻辑级模型的结构描述 。这一模型可以用许多不同的 方式来说明，如状态转移图、状态图、电路图、布尔表达式、真值表或HDL描述。 噪声容限 ：为了使一个门的 稳定性较好 并且对噪声干扰不敏感 ，应当使“ 0”和“1”的区间 越大越好。一个门对噪声的灵敏度是由低电平噪声容限 NM和高电平噪声容限 NM 来度量的，它们分别 量化了合法的“ 0”和“1”的范围， 并确定了 噪声的最大固 定阈值 ： NML =VIL - VOL NMH =VOH - VIH 沟道长度调制 ：在理想情况下， 处于饱和区的晶体管的漏端与源端的电流是恒定的， 并且独 立于在这两个端口上外加的电压。但事实上 导电沟道的有效长度由所加的 Vds调制：增加Vds将使漏结的耗尽区加大，从而缩短了有效沟道的长度。 集肤效应： 高频电流倾向于主要在导体的表面流动， 其电流密度随进入导体的深度而呈指数 下降。 开关阈值：电压传输特性 (VTC曲线与直线Vout=Vin的交点。 有比逻辑 ：有比逻辑试图 减少 实现一个给定逻辑功能所需要的 晶体管数目 ，但它经常以 降低 稳定性和付出额外功耗为代价。在互补 CMO中, PUN( Pull Up Network )的目 的是当PDN关断在VDD和输出之间提供一条有条件的通路。 在有比逻辑中，整个 PUN被一个无条件的负载器件所替代 ，它上拉输出以得到一个高电平输出。这样 的门不是采用有源的下拉和上拉网络的组合，而是由一个实现逻辑功能的 NMOs 下拉网络和一个简单的负责器件组成。 时钟偏差：我们一直假设两相时钟和 CLK完全相反，或产生反相时钟信号的反相器的延时为 0。但事实上， 由于布置两个时钟信号的 导线会有差别，或者负载电容 可以因存储 在所连接的锁存器中的数据不同而 变化 。这一影响称为时钟偏差。 流水线 ：流水线是一项提高资源利用率的技术， 它增加了电路的数据处理量。 我们在逻辑块 之间插入寄存器 ，这使得 一组输入数据的计算 分布在 几个时钟周期 中。这一计算 过程以一种装配线的形式进行，因此得名流水线。 电压传输特性(VTC： —个逻辑门输出电压 和输入电压 之间的关系。 信号摆幅(Mw)：最高输出电平VoH与最低输出电平VOl之差。 扇出 ： 连接到驱动门输出端 的负载门的数目 。 扇入 ：一个门 输入的数目 。 MOS晶体管的阈值电压： MOS晶体管发生强反型时 VGs的值。 体效应：MOS晶体管的源极和衬底的电压不相等。 亚阈值：对于NMO晶体管，当VGs低于阈值电压 时，MOS晶体管已部分导通，这一现象称为 亚阈值。 闩锁效应：在MOSI艺内，同时存在的阱和衬底会形成寄生的 n-p-n-p结构，这些类似闸流 管的器件一旦激发即会导致 Wd和VSs线短路，这通常会破坏芯片。 组合逻辑电路： 在任何时刻电路输出与其当前输入信号间的关系服从某个布尔表达式， 而不 存在任何从输出返回到输入的连接。 学习 学习-----好资料 更多精品文档 更多精品文档 时序逻辑电路：电路的输出不仅与当前的输入数据有关，而且也 与输入信号以前