天津理工大学计算机组成原理期末考试复习题[共16页].pdfVIP

第3 章 系统总线 1. 什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？ 答：P41.总线是一种能由多个部件分时共享的公共信息传送线路。 总线传输的特点是：某一时刻只允许有一个部件向总线发送信息，但多个部件可以同时从总线上接收相同 的信息。 为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。 2. 总线如何分类？什么是系统总线？系统总线又分为几类，它们各有何作用，是单向的，还是双向的， 它们与机器字长、存储字长、存储单元有何关系？ 答：按照连接部件的不同，总线可以分为片内总线、系统总线和通信总线。 系统总线是连接CPU、主存、I/O 各部件之间的信息传输线。 系统总线按照传输信息不同又分为地址线、数据线和控制线。地址线是单向的，其根数越多，寻址空间越 大，即 CPU 能访问的存储单元的个数越多；数据线是双向的，其根数与存储字长相同，是机器字长的整 数倍。 4. 为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？ 哪种方式对电路故障最敏感？ 答：总线判优控制解决多个部件同时申请总线时的使用权分配问题； 常见的集中式总线控制有三种：链式查询、计数器定时查询、独立请求； 特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器定时查询方式优先级设置较灵活， 对故障不敏感，连线及控制过程较复杂；独立请求方式速度最快，但硬件器件用量大，连线多，成本较高。 7. 画图说明异步通信中请求与回答有哪几种互锁关系？ 答：见P61-62，图3.86 。 14. 设总线的时钟频率为 8MHZ，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16 位 数据，试问总线的带宽是多少？ 解：由于：f=8MHz,T=1/f=1/8M 秒，一个总线周期等于一个时钟周期 所以：总线带宽=16/ （1/8M） = 128Mbps 15. 在一个32 位的总线系统中，总线的时钟频率为66MHZ，假设总线最短传输周期为4 个时钟周期，试 计算总线的最大数据传输率。若想提高数据传输率，可采取什么措施？ 解：总线传输周期=4*1/66M 秒 总线的最大数据传输率=32/(4/66M)=528Mbps 若想提高数据传输率，可以提高总线时钟频率、增大总线宽度或者减少总线传输周期包含的时钟周期个数。 16. 在异步串行传送系统中，字符格式为：1 个起始位、8 个数据位、1 个校验位、2 个终止位。若要求每 秒传送120 个字符，试求传送的波特率和比特率。 解：一帧包含：1+8+1+2=12 位；故波特率为：（1+8+1+2）*120=1440bps；比特率为：8*120=960bps 第4 章 存储器 5. 什么是存储器的带宽？若存储器的数据总线宽度为32 位，存取周期为200ns，则存储器的带宽是多少？ 解：存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽 = 1/200ns ×32 位 = 160M 位/秒 = 20MB/秒 = 5M 字/秒 -9 注意：字长32 位，不是16 位。（注：1ns=10 s ） 7. 一个容量为16K×32 位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时， 各需要多少片？ 1K×4 位，2K×8 位，4K×4 位，16K×1 位，4K×8 位，8K×8 位 解：地址线和数据线的总和 = 14 + 32 = 46 根； 选择不同的芯片时，各需要的片数为： 1K×4：（16K×32） / （1K×4） = 16×8 = 128 片 2K×8 ：（16K×32） / （2K×8 ） = 8×4 = 32 片 4K×4 ：（16K×32） / （4K×4 ） = 4×8 = 32 片 16K×1：（16K×32）/ （16K×1） = 1×32 = 32 片 4K×8 ：（16K×32）/ （4K×8 ） = 4×4 = 16 片 8K×8：（16K×32） / （8K×8 ） = 2×4 = 8 片 15. CPU 16 8 设 共有 根地址线， 根数据线，并用MREQ （低电平有效）作访存控制信号， 作读写命