时序逻辑电路的自启动设计与仿真.docVIP

PAGE PAGE 11 时序逻辑电路的自启动设计与仿真 摘要：在时序逻辑电路的设计中，电路能否自启动关系到整个系统的可靠性和稳定性，所以，时序电路的自启动设计是系统设计中的一个重要环节。本文以六位移位型计数器的自启动设计为例，阐明了设计具有自启动功能的时序逻辑电路的原理及方法，总结了利用卡诺图及早发现不能自启动并加以解决的规律。并把该六位移位型计数器的设计在MAX+plusII软件中进行了仿真，得到了正确的时序波形。 关键词：卡诺图； 自启动设计； MAX+plusII 引言 在时序逻辑电路的设计中，当逻辑电路可能出现的总状态数不等于有效状态数时，就会有无效状态出现。如果无效状态能自动回到有效状态，称电路能够自启动；反之，称电路不能自启动。移位型计数器是一种特殊形式的计数器。它由移位寄存器和反馈电路组成，故又称为反馈移位寄存器。然而，这类计数器往往不能自启动。不能自启动的电路就会对电路的可靠性及稳定性形成较大的隐患。当电路加电时，有可能偶然落入无效状态，这时将导致电路无法正常工作；在电路正常工作时，若受到外界的意外干扰，也可能落入无效状态中，此时电路的正常工作也将被终止并出错。所以自启动问题是数字电路系统设计中必须解决的问题。本文以六位移位型计数器的自启动设计为例，介绍了时序电路设计过程中利用卡诺图及早发现不能自启动现象并加以解决的自启动设计方法，并把该设计在MAX+p