- 1、本文档共13页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
library IEEE;
use IEEE.STD_LOGIC_1164.all;
use ieee.std_logic_arith.all;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity zuoye is
PORT( clk : IN STD_LOGIC;--时钟信号
led : out std_logic;--亮灯信号
num2 : IN STD_LOGIC; --频率选定
num1 : IN STD_LOGIC; --波形选择
smg : out std_logic_vector(6 downto 0); --数码管的段数据
smgkz : out std_logic_vector(3 downto 0); --数码管的选通信号
pwm_out:out std_logic
);
END zuoye;
architecture boxing of zuoye is
signal k:integer range 0 to 3;
signal m:integer range 1 to 3:=1;
signal clk1k,clk1:std_logic;
signal count:integer range 1 to 25000:=1;
signal key3filt : std_logic; --按键change消抖后得到的信号
signal key3cnt : integer range 0 to --用于对yiwei按键输入有效时间进行计数
signal key4filt : std_logic; --按键yiwei消抖后得到的信号
signal key4cnt : integer range 0 to --用于对CHANGE按键输入有效时间进行计数
signal pin:integer range 1 to 3:=1;
signal counta,countb,countc,countd,counte,countf,countg,counth,counti:integer range 0 to
signal counta1,countb1,countc1,countd1,counte1,countf1,countg1,counth1,counti1:integer range 0 to
signal out1,out2,out3,out4,out5,out6,out7,out8,out9:std_logic;
signal aa,ab,ac:integer:=0;
signal c1,c2,c3:integer range 0 to
--按键消抖
Begin
process (num1)---num1
constant N :integer := 5000000;
begin
if clkevent and clk = 1 then
if num1 = 0 then --当key1 输入低电平,即按键按下
if key3cnt /= N then --一直计数到N
key3cnt = key3cnt + 1;
end if;
if key3cnt = N-1 then --最后一个计数时输出key1filt脉冲
key3filt = 1;
else
key3filt = 0;
end if;
else
key3cnt = 0;
end if;
end if;
end process;
process (num2)---num2——消抖
constant N :integer := 5000000;
begin
if clkevent and clk = 1 then
if num2 = 0 then
if key4cnt /= N then
key4cnt = key4cnt + 1;
end if;
if key4cnt = N-1 then
key4filt = 1;
else
key4filt = 0;
end if;
else
key4cnt = 0;
end if;
end if;
end process;
process(clk)
begin
if (clkevent and clk=1) then
if
您可能关注的文档
- vector nti 11 使用教程 第六章_限制切位分析.pdf
- verbnet研箸小组研究报告.doc
- Verilog HDL 有哪些主要特点.doc
- Verilog HDL的分频器设计.pdf
- verilog HDL语言设计的24小时时钟.doc
- verilog_实现DES密码算法.doc
- verilogHDL十字路口交通灯.ppt
- Verilog程序设计-八位循环移位寄存器.doc
- Verilog程序设计-四位全加器.doc
- verilog流水灯(注释版).doc
- 2024高考物理一轮复习规范演练7共点力的平衡含解析新人教版.doc
- 高中语文第5课苏轼词两首学案3新人教版必修4.doc
- 2024_2025学年高中英语课时分层作业9Unit3LifeinthefutureSectionⅢⅣ含解析新人教版必修5.doc
- 2024_2025学年新教材高中英语模块素养检测含解析译林版必修第一册.doc
- 2024_2025学年新教材高中英语单元综合检测5含解析外研版选择性必修第一册.doc
- 2024高考政治一轮复习第1单元生活与消费第三课多彩的消费练习含解析新人教版必修1.doc
- 2024_2025学年新教材高中英语WELCOMEUNITSectionⅡReadingandThi.doc
- 2024_2025学年高中历史专题九当今世界政治格局的多极化趋势测评含解析人民版必修1.docx
- 2024高考生物一轮复习第9单元生物与环境第29讲生态系统的结构和功能教案.docx
- 2024_2025学年新教材高中英语UNIT5LANGUAGESAROUNDTHEWORLDSect.doc
文档评论(0)