超高速毫米波宽带无线传输技术研究及实现.pdf

摘 要 随着无线网络业务需求的不断增长，一个具有更超高速率、更低时延的无线通信网络呼之欲 出。然而，现有的无线通信系统多工作在低于6 GHz 的频带，有限的频谱资源很难承载更大容量的 通信网络。毫米波无线通信系统中的大带宽等特性促使其成为第五代移动通信技术的热点，已有许 多机构进行相关的技术研究与原型验证。本文主要对超高速毫米波通信中的关键技术进行研究，参 照IEEE 802.11aj 标准进行基于现场可编程门阵列（Field Programmable Gate Array, FPGA）的硬件通 信系统搭建，并利用波束成形的新型技术对系统性能进行提升。本文的主要内容如下： 首先，对超高速毫米波无线传输的技术和标准进行了研究。本文在技术方面，将重点研究波束 成形中的波束扫描和追踪技术。在标准方面，对IEEE802.11aj （45 GHz）标准的物理层所采用的关 键技术进行了分析，并对该标准的物理层基本特性、参数、协议数据单元帧格式以及基带处理流程 等进行了研究。分析搭建一套毫米波多载波无线通信系统的任务，包括处理流程设计、存储资源与 计算资源分配、数据交互、接口匹配等。在毫米波系统平台的基础上完成了超高速毫米波无线通信 系统硬件架构的设计。 其次，针对硬件实现过程的难点，设计相应的解决方案并完成硬件实现。针对基带处理时钟频 率与数模/模数转换速率不匹配的问题，设计了一种适用于该硬件平台的混合并行处理方案。针对动 态内存搬移带来的速率瓶颈问题，引入并设计了基于该硬件平台的光纤通信方案，突破了原系统中 Host 端与设备端的数据接口限制。针对Host 端时间精度不够导致的时隙紊乱问题，设计了一种巧 妙的队列状态机方案，以可变长扰码器为例对该方案进行介绍，并完成硬件实现。 接下来，完成了基于NI-PXIe 平台的超高速毫米波OFDM 无线通信系统的硬件实现，包括了 FPGA 端和Host 端的程序设计。在FPGA 端实现了参考IEEE 802.11aj （45 GHz）的基带波形生成 和接收处理等过程，以接收端为例，主要的流程包括：时间同步、快速傅里叶变换、信道估计与均 衡、相位校正、解调制映射、信道译码和解扰码等。本文给出了关键模块的LabVIEW 实现方法。 在Host 端实现了参数配置、性能展示、数据中转和设备控制等多个功能。最后对硬件通信系统进 行了性能验证，结果证明这套单发单收的硬件通信系统可达到2 GHz 的实时带宽，理论支撑约为 6 Gbps 的吞吐率。该系统在16-QAM 调制方式下，吞吐率达到3.1 Gbps。 最后，进一步研究毫米波波束成形相关问题，包括码本设计、波束扫描方案、波束追踪方案以 及信道状态信息（Channel State Information, CSI）反馈等。针对单用户情况下的多天线系统，完成 了波束扫描、控制、CSI 反馈和自动波束对准等方案的设计。针对以上的功能，完成了基于NI 毫米 波设备和稜研科技的BBox-Lite 天线阵列的系统硬件实现。在多种试验场景和工作模式下，成功验 证了该硬件系统可以有效地完成收发端自适应波束对准，系统性能相对于采用传统天线的通信系统 有进一步的提升。 关键词： 毫米波通信，OFDM，波束追踪，FPGA，IEEE802.11aj Abstract Nowadays, the astonishing growths of businesses in wireless networks require building a new wireless networkwithhigherdatarateandlowerdelayassoonaspossible. Duetothelimitedfrequencyresources,it is hard to allocate larger communication networks on the existing sub-6 GHz bandwidths. Millimeter-wave (mmWave)systemsofferahugebandwidthresourceandfavourablefeatures,whichmakeitthekeytechnol- ogy of the 5th Generation mobile communications. There are already lots of research