可编程ASIC设计作业讲解.docxVIP

《可编程ASIC技术》课程作业2015 1 ?请对下列Verilog HDL模块进行仿真和分析，说明其描述方式，画出对应的 逻辑图或写出逻辑表达式(组)，并概括地说明其逻辑功能。 module exe1n(out, d3, d2,d1,d0, s1,s0); output out; inp ut d3, d2,d1,d0, s1,s0; not (not_s1,s1), (not_s0,s0); and (out0, d0, not_s1, not_s0), (outl, d1, not_s1, s0); and (out2, d2, s1, not_s0), (out3, d3, s1, s