2020年新版数字电子时钟设计.docxVIP

最新范本 最新范本，供参考! 电子技术课程设计 数字电子时钟的设计 摘要： 设计一个周期为24小时，显示满刻度为23时59分59秒，具有 校时功能和报时功能的电子钟。本系统的设计电路由时钟译码显示电 路模块、脉冲逻辑电路模块、时钟脉冲模块、整电报时模块、校时模 块等部分组成。计数器采用异步双十进制计数器 74LS90,发生器使 用石英振荡器，分频器4060CD及双D触发器74LS74D，整电报时 电路用门电路及扬声器构成。 一、 设计的任务与要求 电子技术课程设计的主要任务是通过解决一， 两个实际问题，巩 固和加深在“模拟电子技术基础”和“数字电子技术基础”课程中所 学的理论知识和实验技能，基本掌握常用电子电路的一般设计方法， 提高电子电路的设计和实验能力，为以后从事生产和科研工作打下一 定的基础。电子技术课程设计的主要内容包括理论设计、仿真实验、 安装与调试及写出设计总结报告。衡量课程设计完成好坏的标准是： 理论设计正确无误；产品工作稳定可靠，能达到所需要的性能指标。 本次课程设计的题目是“多功能数字电子钟电路设计” 。要求学 生运用数字电路，模拟电路等课程所学知识完成一个实际电子器件设 计。 二、 设计目的 1、 让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统 的设计、安装、测试方法； 2、 进一步巩固所学的理论知识，提高运用所学知识分析和解决实 际问题的能力； 3、 提高电路布局、布线及检查和排除故障的能力； 4、 培养书写综合实验报告的能力。 ［、原理方框图如下 nLIri译码驱动L译码业动译码妁Jj译码驱动洋码骡动时十位 计数时个位 计数一滲276略吐 晶体振醫二 ■分「器电棗丨 牡f .■秦；_--^ \ L^ii . --^.r .--? - nLI ri 译码驱动 L 译码业动 译码妁Jj 译码驱动 洋码骡动 时十位 计数 时个位 计数 一滲276略吐 晶体振醫二 ■分 「器电棗丨 牡 f .■秦；_--^ \ L^ii . --^.r .--? - ■■* -t 1 -i^ 校际 电 祢电 秒个位 讣数 1、 图中晶体振荡电路由石英32.768KHZ及集成芯。 2、 图中分频器4060BD芯片及D触发器构成分频器。 3、 计数器由二一一五一一十73LS90芯片构成。 4、 图中dcd_hex显示器用七段数码显示器且本身带有译码器。 5、 图中校时电路和报时电路用门电路构成。 四、单元电路的设计和元器件的选择 1、十进制计数电路的设计 74LS90集成芯片是二一五一十进制计数器，所以将INB与QA 相连；R0（ 1）、R0 （2）、R9（1）、R9（2）接地（低电平）；INA 作为脉冲输入；QA、QB、QC、QD作为输出就可构成十进制计数器。 接线如下图所示 DCD HEXU2T|.174LS90D R DCD HEX U2 T |.1 74LS90D R 2、六进制电路的设计 74LS90集成芯片是异步清零二一五一十进制计数器。所以米用 反馈清零法将 INB 接 QA ; QB 接 R0 (1); QC 接 R0 (2); R9(1)、 R9 (2)接地(低电平)；INA作为脉冲输入；QA、QB、QC、QD作 为输出就可构成六进制计数器。接线图如下图所示。 U2DCD HEX U2 DCD HEX 3、二十四进制计数电路的设计 74LS90集成芯片是二一五一十BCD码进制计数器。用反馈清零法 构成：个位“ 4”对应“ 0100”，十位“ 2”对应“ 0010”，所以将 U14的 QC接 U15的 INA进行级联，U15的 QB接 U15 US14的 R0(2)、 R0 (1)，U14的 QC接 U15 U14的 R0 (1)、R0 (2)。接线图如上 图所示。 U15DCD_HEXUliDCD HEX5458; S9QDU12 74LS90D■:U11A□z U15 DCD_HEX Uli DCD HEX 5 4 58; S9QD U12 74LS90D ■: U11A □z 4、六十进制计数电路的设计 六十进制计数器的个位是十进制，十位是六进制。所以用两片 74LS90集成芯片分别接成十进制和六进制计数器，将十进制计数器 的QC接六进制的INA即可构成六十进制计数器。接线图如下图所示 5、时间计数电路的设计 用6片74LS90构成的两个六十进制和二十四进制计数器。将秒 位六十计数器十位的 QD接分位六十计数器个位的INA，分位六十计 数器十位的QD接时位二十四计数器个位的INA即可构成时间计数电 路。显示器接各计数器的输出 QD QC QB QA输出QA QB QC QD QE QF QG接七段数码显示器的a、b、c、d、e、f、g。接线图 如上图所示。 6、时钟电路的设计 用石英