SOPC期末考试-整理.docVIP

PAGE / NUMPAGES 翻译题： SOC：system on chip 片上系统 IP：intellectual property 知识产权 SOPC：system on a programmable chip 片上可编程系统 EDS：Embedded Design Suite 嵌入式开发包 1、RISC Reduced Instruction Set Computer 精简指令集计算机 2、DMIPS Dhrystone Million Instructions executed Per Second 主要用于测试整数计算能力 3、MFLOPS Million Floating-point Operation Per Second 每秒百万个浮点操作 寄存器文件：Register file 算术逻辑单元：Arithmetic Logic Unit 用户指令逻辑接口：Interface to Custom Instruction Logic 异常控制器：Exception Controller 中断控制器：Interrupt Controller 数据总线：Data Bus 指令总线：Instruction Bus 指令和数据缓存：Instruction and Data Cache Memories 紧耦合的数据和指令存储器接口：Tightly Coupled Memory Interfaces for Instructions and Data JTAG调试模块：JTAG Debug Module 1、IP知识产权的简称，SOC和SOPC在设计上都是以集成电路IP核为基础的。集成电路IP经过预先设计、验证，符合产业界普遍认同的设计规范和设计标准，并具有相对独立并可重复利用的电路模块或子系统。 2、IP核模块有行为、结构和物理三个不同级别的设计，对应描述功能的不同分为三类，即软核、硬核、固核。 3、Nios Ⅱ软核处理器简介：可以帮助用户将产品迅速推向市场，延长产品生命周期，防止出现处理器过时的弊病。（P4） 4、Avalon交换架构：能够进行多路数据同时处理，实现无与伦比的系统吞吐量。（P6） 5、SOPC设计流程 1）系统需求分析，包括功能需求和性能要求等。 2）建立Quartus Ⅱ工程，建立顶层实体。 3）调用SOPC Builder生成一个用户定制的系统模块。 4）将SOPC系统模块集成到硬件工程中，并添加一些模块。 5）在顶层实体中，将SOPC系统模块、Altera的LPM或用户自定义的模块连接起来。 6）分配引脚和编译工程，编译生成系统的硬件配置文件.sof和.pof文件。 7）下载工程，验证，将配置文件下载到开发板上进行验证。 8）软件开发，开发可以使用IDE开发环境，也可以使用SDK Shell。 9）编译软件工程，生成可执行文件.elf。 10）调试程序，将硬件配置文件下载到RAM，直到软硬件协同工作。 6、JTAG UART接口 7、设计优化：在基于FPGA的SOPC设计中，设计优化是一个很重要的课题。设计优化主要包括节省占用FPGA的面积和提高设计系统运行速度两个方面。【面积：设计所消耗的FPGA的逻辑资源的数量，速度：设计的系统在目标芯片上稳定运行时能够达到的最高频率】 8、Nios Ⅱ体系结构： Nios Ⅱ处理器是一种采用流水线技术、单指令流的32位的通用RISC处理器核，其大部分指令都可以在一个时钟周期内完成。 9、指令和数据总线的特点： 指令总线和数据总线都是遵循Avalon主端口接口规范的主端口。数据主端口连接存储器和外设，而指令主端口只连接存储器。 10、寻址方式： 立即数寻址，绝对寻址，寄存器间接寻址，寄存器寻址，移位寻址 11、Avalon总线的优点： ①简单性，易于理解、使用 ②占用资源少，减少对FPGA片内资源的占用。 ③高性能 ④专用的地址总线、数据总线和控制总线 ⑤支持高达1024位的数据宽度，Avalon接口支持任意的数据宽度，支持不是2的偶数幂的数据宽度 ⑥支持同步操作 ⑦支持动态地址对齐 ⑧Avalon总线规范时一个开放的标准，用户可以在未经授权的情况下使用Avalon总线接口来自定义外设。 12、Avalon端口分为主端口和从端口，主端口可以在Avalon总线上发起数据传输，目标从端口在Avalon总线上响应主端口发起的数据传输。一个Avalon外设可能有一个或多个主端口，一个或多个从端口，也可能既有多个主端口，又有多个从端口。 13、主从端口对是指在数据传输过程中，通过Avalon交换架构相互连接起来的主端口和从端口。在传输过程中，主端口的控制和数据信号通过Ava