DVB系统中RS编解码器的FPGA实现.pdfVIP

下载本文档

0
0
约小于1千字
约 1页
2020-09-14 发布于江西
举报
版权申诉

DVB系统中RS编解码器的FPGA实现.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

DVB系统中RS编/解码器的FPGA实现 Reed-Solomon （简称RS码）是一种具有很强的纠正突发和随机错误的信道编码方式，在深空通信、移动通信、磁盘阵列以及数字视频广播（DVB）等系统中具有广泛的应用。本论文讨论如何采用一种串行无逆的Berlekamp-Massey（BM）算法，设计应用于DVB系统中的RS （204,188）信道编码/解码电路，并通过FPGA 的验证。 RS解码器的设计采用无逆BM算法,并利用串行方式来实现，不仅避免了求逆运算，而且只需用3个有限域乘法器就可以实现，大大的降低了硬件实现的复杂度，并且因为在硬件实现上，采用了3级流水线（pipe-line）的处理结构。 RS编码器的设计中,利用有限域常数乘法器的特性对编码电路进行优化。这些技术的采用大大的提高了RS编/解码器的效率，节省了RS编/解码器所占用资源。布局布线后结果表明本文所设计的RS编码器的速度可达到66MHz；解码速度可达到47MHz，电路规模为4.6万门，包含有3.2K的内部缓存FIFO 的 RS编/解码电路。利用Xilinx公司的SpartanII系列的FPGA芯片进行了静态硬件验证。